色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

AXI VDMA IP 的高級用例

Hack電子 ? 來源:Hack電子 ? 2023-02-15 11:25 ? 次閱讀
引言

展示的是可以如何使用 AXI Video Direct Memory Access (VDMA) IP 來實現視頻剪裁、畫中畫或軟模式生成器功能。

示例 1:使用 AXI VDMA IP 的視頻裁剪

視頻裁剪

在某些情況下,您可能需要輸出分辨率比輸入分辨率小。視頻剪裁是您可以通過 AXI 視頻直接存儲器訪問(VDMA) IP 執(zhí)行的一項操作。

視頻剪裁是對圖像的特定部分進行的“剪切”。我們可以通過只讀取傳入視頻的一部分來完成此操作。

bdf6c57e-ac5c-11ed-bfe3-dac502259ad0.png

通過AXI VDMA IP來實現

在此示例中,我要將測試模式生成器(TPG) IP 用作源,并且將 AXI VDMA IP 配置為已啟用讀寫通道。這與視頻系列 24 中的設計相同。

be1a77c6-ac5c-11ed-bfe3-dac502259ad0.jpg

在這個應用中,我要把TPG IP設置為可以生成分辨率為1024x768的視頻(而會把HDMI輸出分辨率固定為800x600)

//Configure the TPG
app_hdmi_conf_tpg(&tpg_inst, 768, 1024, 0x2, XTPG_BKGND_COLOR_BARS);

必須完成的主要配置是 AXI VDMA IP。

寫入接口被設置為1024x768

//S2MM Frame delay / Stride register
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xA8, 1024*2);
// S2MM HSIZE register
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xA4, 1024*2);
// S2MM VSIZE register
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xA0, 768);

讀取接口被設置為 800x600。

// MM2S Frame delay / Stride register
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x58, 1024*2);
// MM2S HSIZE register
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x54, 800*2);
// MM2S VSIZE register
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x50, 600);

請注意,此處的 STRIDE 參數不等于 HSIZE 參數。這是我們確實可以使用此參數的一種情況。

如果 STRIDE 等于 HSIZE,那么 AXI VDMA IP 會在沒有任何跳轉的情況下讀取幀緩存。但是,由于輸入大小大于輸出大小,我們需要在地址之間跳轉以便能夠正確地對齊下一行的開頭。


STRIDE 參數用于描述每個視頻行第一個像素之間的地址的字節(jié)數。

be37fe4a-ac5c-11ed-bfe3-dac502259ad0.png

如果我們想在輸入幀中移動剪裁窗口,我們只需在幀緩存地址中添加偏移,使 HSIZE 和 STRIDE 參數值保持一致即可。

be59ba8a-ac5c-11ed-bfe3-dac502259ad0.png

例如,如果我們想要讓剪裁窗口水平居中,可以為讀取接口的幀緩存地址添加 224 的偏移((hsize_in –hsize_out)/2 * bytes/pixel = (1024 - 800)/2 * 2 = 224)。

// MM2S Start Address 1
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x5C, 0x10000000 + 224);
// MM2S Start Address 2
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x60, 0x10200000 + 224);
// MM2S Start Address 3
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x64, 0x10400000 + 224);

注意:在此示例中,偏移需要是存儲器映射數據寬度字節(jié)(32 位)的倍數,因為在“AXI VDMA IP”配置中未啟用“Allow Unaligned Transfers”。

示例 2:使用 AXI VDMA IP 的畫中畫

畫中畫

如果設計中的輸入分辨率小于輸出分辨率,則可能采用的解決方案就是使用畫中畫。例如,我們可以添加藍色背景,然后使輸入居中。

be70d314-ac5c-11ed-bfe3-dac502259ad0.png

通過AXI VDMA IP來實現

設計的硬件與示例 1 中的硬件相同。

在這個應用中,TPG IP被設置為可以生成分辨率為640x480的視頻(而HDMI輸出分辨率固定為800x600)

//Configure the TPG
app_hdmi_conf_tpg(&tpg_inst,480,640, 0x2, XTPG_BKGND_COLOR_BARS);

我們需要做的第一件事就是用背景的藍色填充幀緩存。

這是通過代碼中的以下行來完成的:

UINTPTR Addr1=0x10000000,Addr2=0x10200000,Addr3=0x10400000;
…
print("Initialize frame buffer data...");
//Disable the data cache to initialize the frame buffer with a blue color
Xil_DCacheDisable();
//Write a blue background in the memory
for(line=0; line < OUTPUT_HEIGHT; line++)
{
for(column=0; column < OUTPUT_WIDTH/2; column++)
{
//Write the blue color to the frame buffer(0x6B1DFF1D in YUV422)
Xil_Out32(Addr1, 0x6B1DFF1D);
Xil_Out32(Addr2, 0x6B1DFF1D);
Xil_Out32(Addr3, 0x6B1DFF1D);

Addr1+=4;
Addr2+=4;
Addr3+=4;
}

}
//Re-enable the data cache
Xil_DCacheEnable();
print("Done

");

您可以看到,在將數據寫入內存之前,我會禁用數據高速緩存(Xil_DCacheDisable())并在寫入完成后重新啟用它。

寫入或讀入高速緩存存儲器而不是 DDR 存儲器是一個常見的錯誤。使用內存時,您需要確保從正確的位置讀取/寫入。

然后,在進行 AXI VDMA IP 配置時,我們將執(zhí)行與示例 1 中所執(zhí)行操作相反的操作。

在這個示例中,我們會使用寫入接口(而不是前面示例中的讀取接口)上的步幅(現在已與 HSIZE 不同)在 800 * 600背景上正確地寫入內存。

對于緩存存儲器地址,我添加了一個偏移以便能夠使輸入水平和垂直居中。

//Offset to center the pattern on the buffer
offset = 0x177A0;
//S2MM Start Address 1
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xAC, 0x10000000 + offset);
//S2MM Start Address 2
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xB0, 0x10200000 + offset);
//S2MM Start Address 3
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xB4, 0x10400000 + offset);
//S2MM Frame delay / Stride register
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xA8, OUTPUT_WIDTH*2);
// S2MM HSIZE register
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xA4, 640*2);
// S2MM VSIZE register
Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xA0, 480);

示例 3:使用 AXI VDMA IP 的軟模式發(fā)生器

通過AXI VDMA IP來實現

在此示例中,AXI VDMA IP 配置為僅啟用讀取接口。

在應用開始時,處理器在 DDR 中寫入模式。

在 Vivado Design 中,我刪除了“測試模式生成器”:

be8882ac-ac5c-11ed-bfe3-dac502259ad0.jpg

因為我們正在讀取一個靜止模式,所以在 AXI VDMA IP 讀取時不會同時寫入與幀緩存對應的存儲器。因此,AAXI VDMA IP 中只需要一個幀緩存器。

bea6ffe8-ac5c-11ed-bfe3-dac502259ad0.jpg

寫入存儲器的方式與示例 2 中所用的方式類似,在需要訪問 DDR 存儲器時禁用高速緩存。

另外請注意,在配置 AXI VDMA IP 的 MM2S 接口時,同步鎖相會被禁用。

構建SDK工作空間和Vivado Designs

注意:這些示例僅針對 ZC702 電路板。

構建SDK工程
  1. 下載教程文件,然后解壓縮文件夾。

  2. 啟動賽靈思軟件命令行工具(XSCT) 2018.1。

  • 從 Windows 菜單中選擇以下內容:

“Start > All Program > Xilinx Design Tools > Xilinx Software Command Line Tool 2018.1”。

  • 從命令行:

使用 xsct 命令(需要設置 SDK 2018.1 的環(huán)境變量)。

  1. 在 xsct 中,使用 cd 導航到您要構建的示例的路徑(example_x/sw)。

    然后輸入下列命令:
    source create_SW_proj.tcl

  2. 打開 SDK,然后選擇“example_x/sw/sdk_workspace”作為工作空間。

構建Vivado Design
  1. 打開 Vivado 。

  2. 在 Tcl 控制臺中,使用 cd 導航到解壓縮的目錄(cd example_x/hw)。

  3. 在 Tcl 控制臺中,用 source 來寫腳本 tcl (source ./create_proj.tcl)。


審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 存儲器
    +關注

    關注

    38

    文章

    7528

    瀏覽量

    164319
  • 分辨率
    +關注

    關注

    2

    文章

    1071

    瀏覽量

    42029
  • AXI
    AXI
    +關注

    關注

    1

    文章

    128

    瀏覽量

    16697

原文標題:AXI VDMA IP 的高級用例

文章出處:【微信號:Hack電子,微信公眾號:Hack電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Video Frame Buffer IP初學者入門案例分析

    AXI4-Stream 接口,或反之亦然。 從更高層次來看,它的作用與我們在先前視頻系列( 視頻系列 24 、 視頻系列 25 、 視頻系列 26 等)中所使用過的 AXI VDMA IP
    的頭像 發(fā)表于 11-16 15:23 ?5445次閱讀
    Video Frame Buffer <b class='flag-5'>IP</b>初學者入門案例分析

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設上生成特定序列(流量)。
    的頭像 發(fā)表于 11-23 16:03 ?2762次閱讀
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator

    AXI VDMA可以工作,但是少數線路不正確,總是丟包

    大家好我在Zedboard上遇到了AXI Video DMA的問題。我正在嘗試在zedboard上進行簡單的vdma測試演示。這是我的步驟。我想發(fā)送自己的圖片(每像素32位)進行FPGA處理。我將自
    發(fā)表于 03-01 12:26

    什么會導致VDMAAXI視頻直接存儲器訪問)的S2MM中的幀計數器中斷?

    我使用VDMAAXI互連器和DDR3進行了設計,以實現視頻幀緩沖。我遇到了一個問題,即在完成第一幀之后,VDMA卡在第二幀的開頭。我通過AXI lite讀取了
    發(fā)表于 03-14 15:28

    zynq上的AXI視頻直接內存訪問v6.2 IP

    大家好,有一個AXI VDMA IP,它可以很好地使用HP端口從zynq zc706上的PS DDR獲取1920x1080 @ 60Hz視頻。我們可以使用相同的IP在zynq zc70
    發(fā)表于 04-09 06:10

    如何將兩個VDMA的同步鎖相模式和Axi的定時模式設置為視頻OUTIP?

    嗨,我在ZYNQ-7000 XC7Z045開發(fā)板和FMC-IMAGEON FMC模塊(Avnet)上有一個系統(tǒng)。我的配置如下:HDMI輸入 - >視頻輸入Axi-> VDMA
    發(fā)表于 11-08 06:02

    PCIE項目中AXI4 IP化詳解

    4和PCIE之間有什么聯(lián)系,敬請關注我們的連載系列文章。在本篇文章中暫時先不講解AXI4協(xié)議,先來分享AXI4的自定義IP核詳細步驟。一、 新建工程為了節(jié)省篇幅,新建工程部分就不詳
    發(fā)表于 12-13 17:10

    如何使用axi tpg和axi vdma

    嗨,我將使用axi tpg和axi vdma在zedboard上的ddr3中編寫幀數據,但我不知道,如何在vivado 2014.4和我的項目的sdk c應用程序代碼中設計vivado塊設計,請幫幫我是zedboard的新用戶。
    發(fā)表于 04-06 17:25

    請問如何擴展AXI VDMA幀緩沖器?

    為了減少VDMA調用的數量,我需要一個更大的幀緩沖32.我想擴展它,但我沒有找到任何源文檔或驗證測試平臺。有人可以推薦一種方法嗎?我還考慮過使用AXI DMA。使用分辨率,我可以緩沖超過32幀,但仍然不夠。感謝您的支持!
    發(fā)表于 04-27 08:05

    IP definition not found for VLNV: xilinx.com:ip:axi_vdma:6.2 ERROR: [Common 17-39] 'create_bd_cell' failed due to earlier errors.要如何解決呢

    : xilinx.com:ip:axi_vdma:6.2 ERROR: [Common 17-39] 'create_bd_cell' failed due to earlier errors. while
    發(fā)表于 10-06 22:22

    Xilinx VDMA 24位流輸出與32位AXI總線的內存流數據關系

    個HDMI核是32位的,我自己寫了個axis_24_32的位寬轉換的ip,這個暫且按下不表: BEGIN axi_vdma PARAMETER INSTANCE = axi_vdma_0 PARAMETER
    發(fā)表于 02-09 05:53 ?755次閱讀
    Xilinx <b class='flag-5'>VDMA</b> 24位流輸出與32位<b class='flag-5'>AXI</b>總線的內存流數據關系

    PCIE通信技術:通過AXI-Lite ip配置的VDMA使用

    XDMA是Xilinx封裝好的PCIE DMA傳輸IP,可以很方便的把PCIE總線上的數據傳輸事務映射到AXI總線上面,實現上位機直接對AXI總線進行讀寫而對PCIE本身TLP的組包和解包無感。
    的頭像 發(fā)表于 12-28 10:17 ?3248次閱讀

    你必須了解的AXI總線詳解

    DMA的總結 ZYNQ中不同應用的DMA 幾個常用的 AXI 接口 IP 的功能(上面已經提到): AXI-DMA:實現從 PS 內存到 PL 高速傳輸高速通道 AXI-HP----AXI
    的頭像 發(fā)表于 10-09 18:05 ?7585次閱讀
    你必須了解的<b class='flag-5'>AXI</b>總線詳解

    全面介紹ZYNQ-AXI互聯(lián)IP

    學習內容 近期設計需要用到AXI總線的IP,所以就對應常用的IP進行簡要的說明,本文主要對AXI互聯(lián)IP進行介紹。 基礎架構
    的頭像 發(fā)表于 05-11 14:52 ?6570次閱讀
    全面介紹ZYNQ-<b class='flag-5'>AXI</b>互聯(lián)<b class='flag-5'>IP</b>

    AXI4-Stream Video 協(xié)議和AXI_VDMAIP核介紹

    本文主要介紹關于AXI4-Stream Video 協(xié)議和AXI_VDMAIP核相關內容。為后文完成使用帶有HDMI接口的顯示器構建圖像視頻顯示的測試工程做準備。
    的頭像 發(fā)表于 07-03 16:11 ?8530次閱讀
    主站蜘蛛池模板: 久久久伊人影院 | 妖精视频免费高清观看 | 色综合久久久久久 | 97久久久久| 国产精品一久久香蕉国产线看 | 成人国产精品免费网站 | 日本久久网站 | 征服丝袜旗袍人妻 | 免费乱理伦片在线观看八戒 | 欧美日韩中文国产一区发布 | 野花影院手机在线观看 | 99re热有精品国产 | 伊人青青草 | 神马老子影院午夜伦 | 野花日本大全免费高清完整版 | WWW国产亚洲精品久久 | 韩国无遮羞禁动漫在线观看 | 日本美女论坛 | 欧美freesex黑人又粗又 | 忘忧草在线社区WWW日本-韩国 | 国产高清视频青青青在线 | 在线观看日韩一区 | 中文字幕在线久热精品 | 国产3级在线 | 97国产露脸精品国产麻豆 | 少妇性饥渴BBBBBBBBB | asian4you裸模| 久久亚洲国产中文字幕 | a亚洲在线观看不卡高清 | qvod在线观看 | 99riav9 精品香蕉免费大视频 | 好色的妹妹| 十分钟免费视频大全在线观看 | 草莓湿漉漉是好事还是恶性 | 午夜理论片YY4399影院 | 日韩一本道无码v | 一品道门免费视频韩国 | 日日摸天天添天天添无码蜜臀 | 亚洲精品沙发午睡系列 | 青青青青草 | 午夜福利试看120秒体验区 |