我國(guó)的便攜能源消費(fèi)市場(chǎng)會(huì)比2011年提高30%-50%的購(gòu)買(mǎi)量。隨著FPGA硅芯片的更新?lián)Q代，F(xiàn)PGA產(chǎn)品的門(mén)數(shù)量不斷增加，性能與專(zhuān)門(mén)功能逐漸加強(qiáng)，使得FPGA在電子系統(tǒng)領(lǐng)域能夠取代此前只有ASIC和ASSP才能發(fā)揮的作用。但是，F(xiàn)PGA必須有適當(dāng)?shù)脑O(shè)計(jì)工具輔助，讓設(shè)計(jì)人員充分發(fā)揮其作用，否則再好的產(chǎn)品也毫無(wú)意義。

提供便攜高效設(shè)計(jì)環(huán)境

針對(duì)混合系統(tǒng)構(gòu)架開(kāi)發(fā)，提供快速系統(tǒng)建模平臺(tái)Impulse C進(jìn)行系統(tǒng)模型的搭建。

如今FPGA已進(jìn)入硅片融合時(shí)代，集成了DSP、ARM等，這種混合系統(tǒng)架構(gòu)需要更好的開(kāi)發(fā)環(huán)境，如嵌入式軟件工具OS支持、DSP編程、基于C語(yǔ)言的編程工具、系統(tǒng)互聯(lián)、綜合和仿真以及時(shí)序分析。為此，Aldec（阿爾戴）公司針對(duì)混合系統(tǒng)構(gòu)架開(kāi)發(fā)，提供了先進(jìn)的基于ESL（Electronic System Level）的快速系統(tǒng)建模平臺(tái)Impulse C進(jìn)行系統(tǒng)模型的搭建。在此環(huán)境下，設(shè)計(jì)師可以采用高級(jí)語(yǔ)言C對(duì)系統(tǒng)進(jìn)行描述，快速建立目標(biāo)系統(tǒng)模型，并進(jìn)行驗(yàn)證。一旦系統(tǒng)模型建立，就可以在Impulse C環(huán)境中，對(duì)所建立的系統(tǒng)模型進(jìn)行軟硬件劃分及協(xié)同驗(yàn)證，以確保所建系統(tǒng)模型能夠滿(mǎn)足目標(biāo)系統(tǒng)的要求，然后通過(guò)C綜合手段，將系統(tǒng)的硬件部分自動(dòng)優(yōu)化到目標(biāo)FPGA中，同時(shí)自動(dòng)生成系統(tǒng)軟硬件接口和互聯(lián)信息。

對(duì)于C語(yǔ)言綜合方案，Aldec的Impulse C可提供從基于C語(yǔ)言的設(shè)計(jì)/算法到RTL級(jí)描述的快速、可靠轉(zhuǎn)化；可提供完整可靠的系統(tǒng)設(shè)計(jì)驗(yàn)證、豐富的系統(tǒng)優(yōu)化手段、廣泛的目標(biāo)平臺(tái)支持。Impulse C還支持嵌入式軟硬件加速系統(tǒng)及計(jì)算加速系統(tǒng)設(shè)計(jì)。基于C的應(yīng)用，通過(guò)Impulse C轉(zhuǎn)化后的HDL代碼，為后期靜態(tài)規(guī)則檢測(cè)、動(dòng)態(tài)驗(yàn)證及設(shè)計(jì)評(píng)測(cè)提供來(lái)源和依據(jù)，從而保證HDL設(shè)計(jì)的可靠性。

針對(duì)FPGA設(shè)計(jì)，Aldec提供了業(yè)內(nèi)領(lǐng)先的完備的設(shè)計(jì)驗(yàn)證解決方案，其中Active-HDL是管理、開(kāi)發(fā)、輸入、仿真及驗(yàn)證分析系統(tǒng)。它集成了FPGA設(shè)計(jì)中的各種工具，集多種設(shè)計(jì)輸入手段、仿真調(diào)試技術(shù)、廠商與第三方的綜合和實(shí)現(xiàn)工具以及所有主流廠商的庫(kù)于一體，為工程師提供了一個(gè)易用、功能強(qiáng)大、性能優(yōu)越、高效的解決方案，使設(shè)計(jì)師能夠以最快的速度設(shè)計(jì)出復(fù)雜、性?xún)r(jià)比更高的電子產(chǎn)品，大大縮短產(chǎn)品的設(shè)計(jì)周期。Active-HDL提供多種設(shè)計(jì)輸入支持，通過(guò)采用多種專(zhuān)利技術(shù)極大地提高了仿真速度，工具可支持單內(nèi)核混合仿真。此外，Active-HDL還提供多種實(shí)用且功能強(qiáng)大的時(shí)序分析及糾錯(cuò)手段，加快了調(diào)試進(jìn)程并最大限度地保證了可靠性。

對(duì)于靜態(tài)規(guī)則檢查，Aldec提供Alint作為全面、高效、多層次的規(guī)則檢查工具。Alint采用PBL（Phase-Based Linting）方法學(xué)的檢查原理，提供對(duì)主流規(guī)則庫(kù)（如STARC、DO-254、RMM等）的支持，從設(shè)計(jì)輸入入手，保證后期邏輯實(shí)現(xiàn)的質(zhì)量及可靠性，進(jìn)而縮短開(kāi)發(fā)周期，降低成本。

針對(duì)更高的仿真驗(yàn)證加速需求，Aldec提供了HES硬件實(shí)物級(jí)仿真驗(yàn)證加速平臺(tái)，該平臺(tái)有多項(xiàng)專(zhuān)有技術(shù)保證仿真驗(yàn)證速度在數(shù)量級(jí)上的飛躍，同時(shí)實(shí)物驗(yàn)證環(huán)境保障了邏輯設(shè)計(jì)的可靠性。

總之，Aldec的工具可提供便捷高效的設(shè)計(jì)環(huán)境、安全可靠的設(shè)計(jì)保障及顯著的設(shè)計(jì)/驗(yàn)證/仿真效率。

第三方專(zhuān)業(yè)EDA工具需求持續(xù)增長(zhǎng)

FPGA的應(yīng)用范圍越來(lái)越廣，這給第三方工具和開(kāi)發(fā)平臺(tái)提供商帶來(lái)了新的商機(jī)與挑戰(zhàn)。

目前的主流FPGA器件廠商也提供部分開(kāi)發(fā)套件，但是這些開(kāi)發(fā)工具大都只能滿(mǎn)足基本開(kāi)發(fā)流程所需的功能，并主要側(cè)重于后端的綜合、布局布線(xiàn)、FPGA芯片的物理結(jié)構(gòu)及新器件的開(kāi)發(fā)，對(duì)于最為重要的前端設(shè)計(jì)、驗(yàn)證和評(píng)測(cè)支持甚少，這些都需要專(zhuān)業(yè)的第三方EDA工具提供支持。

隨著專(zhuān)業(yè)化分工越來(lái)越細(xì)，F(xiàn)PGA器件廠商將大量精力投入到FPGA器件工藝的升級(jí)換代、提高集成化程度、降低功耗、擴(kuò)充硬件功能等方面，而可編程芯片的軟件設(shè)計(jì)、驗(yàn)證等則需要越來(lái)越強(qiáng)大的第三方EDA工具的支持。第三方專(zhuān)業(yè)EDA廠商會(huì)將主要精力投放在可編程器件設(shè)計(jì)驗(yàn)證專(zhuān)業(yè)軟件的開(kāi)發(fā)，并旨在提高設(shè)計(jì)的效率、可靠性和精度上，而FPGA供應(yīng)商則專(zhuān)注于提供性能更好、集成度更高、單位功耗更低的FPGA器件，專(zhuān)業(yè)EDA廠商對(duì)于設(shè)計(jì)的便利性、驗(yàn)證的多樣性與設(shè)計(jì)結(jié)果的可靠性更為關(guān)注，并且會(huì)提供與FPGA器件廠商工具以及其他平臺(tái)之間的無(wú)縫連接及協(xié)同開(kāi)發(fā)解決方案。

綜上所述，器件廠商與專(zhuān)業(yè)第三方EDA工具廠商是相輔相成不可分割的產(chǎn)業(yè)聯(lián)盟，形成一個(gè)缺一不可的、相互依存的生態(tài)環(huán)境，對(duì)于普通用戶(hù)來(lái)講，隨著對(duì)FPGA器件應(yīng)用的深入以及規(guī)模的擴(kuò)大、復(fù)雜度的提高，必然會(huì)對(duì)第三方專(zhuān)業(yè)EDA工具有著持續(xù)增長(zhǎng)的需求。

FPGA的應(yīng)用范圍越來(lái)越廣，已經(jīng)從通信領(lǐng)域拓展到工業(yè)、消費(fèi)、醫(yī)療等領(lǐng)域，這些變化給第三方工具和開(kāi)發(fā)平臺(tái)提供商帶來(lái)了新的商機(jī)與挑戰(zhàn)。應(yīng)用在通信、工業(yè)、消費(fèi)、醫(yī)療等領(lǐng)域中的FPGA，應(yīng)當(dāng)基于完整的專(zhuān)業(yè)設(shè)計(jì)流程和驗(yàn)證流程進(jìn)行設(shè)計(jì)。基于此，EDA工具廠商應(yīng)該對(duì)不同行業(yè)的FPGA設(shè)計(jì)提供全流程的設(shè)計(jì)驗(yàn)證工具，如設(shè)計(jì)管理、設(shè)計(jì)動(dòng)態(tài)仿真、調(diào)試、覆蓋率分析、靜態(tài)規(guī)則檢查、實(shí)物及半實(shí)物驗(yàn)證等工具，以及針對(duì)特殊技術(shù)領(lǐng)域的特殊解決方案，如針對(duì)SoC、SoPC領(lǐng)域的協(xié)同加速解決方案。