目前最先進的模擬和射頻電路，正廣泛應用于消費電子產品、無線通訊設備、計算機和網絡設備的SoC中。它們帶來了一系列驗證方面的挑戰，而這些挑戰往往是傳統SPICE、FastSPICE和射頻仿真軟件無法完全解決的。這些挑戰包括：多于10萬個器件的設計復雜度、大于幾GHz的時鐘主頻、納米級的CMOS工藝技術、低功耗、工藝變化、非常明顯的非線性效應、極度復雜的噪聲環境以及無線/有線通訊協議的支持問題。

在現如今大多數傳統的電路仿真軟件開發時，這些挑戰都還沒有存在。在很多情況下，當今的模擬和射頻電路在流片之前的驗證工作往往就是收斂性和精度的問題。現有的驗證流程并沒有很好地跟上設計復雜程度的變化，因此，對于全定制的模擬/射頻子系統芯片來說，設計團隊往往需要花上幾周甚至幾個月的時間進行驗證。設計者往往傾向于使用過于保守的設計方法，導致設計不夠完全優化，增加了驗證時間。因此，模擬/射頻驗證技術的不足是導致這些芯片推遲量產的主要原因。

傳統的SPICE模擬器不再能夠滿足要求。新的驗證工具要求SPICE提供高精度的噪聲分析、更快的驗證速度，以及增加的容量。Berkeley設計自動化公司的精確電路分析工具展示了解決當今復雜驗證問題的能力。本文將回顧面向消費、無線、計算機和網絡應用的SoC中的模擬/射頻驗證技術存在的問題，并探討新技術如何能夠幫助領先的半導體公司顯著降低產品驗證時間，從而迅速投入批量生產。

模擬/射頻驗證

遇到的巨大挑戰

基于SPICE仿真的驗證流程對于小規模的模擬/射頻模塊來說很有效。但是，由于SoC中要集成的模擬功能越來越多，同時，便攜式無線以及消費設備市場中還在不斷涌現新的功能模塊，因此，模擬/射頻模塊的復雜度在高速增長。傳統用于小型模擬/射頻模塊的驗證流程已經不能有效地應用在那些復雜的大型模擬/射頻電路中。仿真往往需要幾天到幾周，在許多情況下，甚至無法收斂。

模擬電路已從原來的上百個器件增長到現在的10幾萬個器件。設計現在分為多層次和多模塊，通常會將無源器件集成

在相同的襯底上。因此，仿真器需要有對全電路進行功能仿真的能力。目前，電路頻率從MHz提高到了數GHz。周期性分析成為許多高速模擬電路應用的一個重要要求。仿真器需要很好地處理瞬態和周期性分析，以更好地預測芯片實際的工作性能。

另外，目前的射頻電路無一例外地轉向多工作頻率的方式，頻率之間的差別會達到幾個數量級，如集成了VCO（壓控振蕩器）、混頻器等的收發器芯片。仿真器必須能夠高效率地執行瞬態分析，以適應那些有多個工作頻率而且頻率之間差別很大的電路。

工藝技術的不斷發展和演變是驗證問題日益嚴重的另外一個原因。模擬和射頻電路從以前的微米級工藝（如雙極工藝）轉變為現在的CMOS納米級工藝。在納米級工藝中，圓片間和圓片內的工藝參數變化會極大地影響電路性能和良率。自動校準技術能夠幫助解決這一問題，但代價就是額外的設計復雜度和設計面積的增大。因此，對于中等規模的電路來說，仿真器需要具有SPICE的精確性和高性能，以進行各種工藝角和蒙特卡洛分析。

在這些高性能的復雜電路中，互連線和PCB板會顯著影響電路在GHz頻率的工作表現，特別是在納米級的CMOS工藝下，影響更加明顯。寄生參數分析非常必要，用于找出敏感的模塊，并驗證其在周圍環境中的互連情況。因此，對于具有多模塊的電路來說，仿真器需要具有像SPICE那樣能夠在布局后進行高效寄生參數提取的能力，同時也包括對PCB板布線的處理。

最后，器件固有噪聲（如熱噪聲和閃爍噪聲）以及其它數字/模擬/射頻電路引起的外部噪聲已經演變為一階效應。器件的噪聲能顯著影響重要的模擬和射頻電路模塊， 如ADC、VCO、PLL等。仿真器必須能夠提供精確的內部分析和外部分析，包括隨機噪聲源和確定噪聲源。

目前電路仿真工具的局限

目前來自設計團隊的主要抱怨是，對于那些復雜的模塊設計和全電路驗證來說，能夠很好地為小型模擬和射頻電路工作的傳統SPICE仿真流程已經無法滿足要求。對于小模塊設計，設計師依靠晶體管級的SPICE仿真，能夠充分精確地驗證他們的小電路模塊。他們通常進行電路仿真、布局后仿真、參數變化分析（工藝角和蒙特卡洛分析），還包括封裝電感和傳輸線效應分析、噪聲分析（確定的熱噪聲和閃爍噪聲）和射頻電路的周期性分析。這些仿真能夠保證電路的功能和性能，而且對于小模塊來說，能夠大大減少芯片不工作的風險。