魏少軍教授談IC設(shè)計(jì)總體發(fā)展

統(tǒng)計(jì)涉及的集成電路設(shè)計(jì)企業(yè)數(shù)量為3451家，比上年的3243家，多了208家。設(shè)計(jì)企業(yè)數(shù)量的增速進(jìn)一步下降。這些增加的企業(yè)中應(yīng)該有相當(dāng)部分屬于已有企業(yè)異...

2023-11-10 標(biāo)簽：集成電路ICIC設(shè)計(jì) 543 0

數(shù)字IC設(shè)計(jì)中為什么要避免鎖存器呢？

上學(xué)時(shí)，老師說判斷語句要把條件寫全， **不然會生成鎖存器，做項(xiàng)目時(shí)又說多比特寄存器信號的賦值一定要加if條件，不讓出現(xiàn)else的賦值** 。就很矛盾，...

2023-11-09 標(biāo)簽：fpgaIC設(shè)計(jì)鎖存器 1836 0

IC設(shè)計(jì)必須關(guān)注的時(shí)鐘抖動(dòng)

時(shí)鐘抖動(dòng)是相對于理想時(shí)鐘沿實(shí)際時(shí)鐘存在不隨時(shí)間積累的、時(shí)而超前、時(shí)而滯后的偏移稱為時(shí)鐘抖動(dòng),簡稱抖動(dòng)

2023-11-08 標(biāo)簽：IC設(shè)計(jì)時(shí)鐘抖動(dòng)數(shù)字示波器 2242 0

數(shù)字IC前端設(shè)計(jì)+后端設(shè)計(jì)流程實(shí)現(xiàn)

RTL 設(shè)計(jì)** ：芯片功能設(shè)計(jì)。硬件描述語言如 Verilog、VHDL、SystemVerilog。

2023-11-08 標(biāo)簽：緩沖器IC設(shè)計(jì)EDA工具 5018 0

趣談混合信號模型與仿真實(shí)踐

在工作中會遇到不少建立模型，建立頂層仿真并在后期進(jìn)行驗(yàn)證的工作。應(yīng)版主把個(gè)人零星的一些感受總結(jié)一下。

2023-11-06 標(biāo)簽：混合信號IC設(shè)計(jì)UVM 794 0

什么是模擬IC？模擬IC設(shè)計(jì)要求和應(yīng)用

集成電路 (IC) 自 20 世紀(jì) 50 年代末推出以來一直統(tǒng)治著電子行業(yè)。所有跡象都表明這些小表示將繼續(xù)主導(dǎo)市場，尤其是模擬 IC 設(shè)計(jì)多年來變得越來越重要。

2023-11-06 標(biāo)簽：集成電路模擬ICIC設(shè)計(jì) 4379 0

3D視角的集成電路設(shè)計(jì)新思路

EDA工具需要具備多版圖網(wǎng)絡(luò)優(yōu)化的能力，即能夠在一個(gè)空間內(nèi)，同時(shí)優(yōu)化多個(gè)版圖之間的網(wǎng)絡(luò)連接，多個(gè)版圖以虛擬堆疊的形式位于空間的不同Storey。

2023-11-01 標(biāo)簽：集成電路摩爾定律IC設(shè)計(jì) 639 0

IC設(shè)計(jì)中Linux shell的選擇和使用

你很可能正在使用bash，也可能是csh。你可能聽說過sh、tcsh。如果你安裝過EDA，就知道某EDA要正常工作必須要裝ksh。另外你可能還聽某大神安...

2023-10-31 標(biāo)簽：IC設(shè)計(jì)LinuxShell 843 0

模擬IC設(shè)計(jì)原理圖4：鎖相環(huán)(PLL)的工作原理

鎖相環(huán)是一種反饋系統(tǒng)，其中電壓控制振蕩器和相位比較器相互連接，使得振蕩器頻率(相位)可以準(zhǔn)確跟蹤施加的頻率或相位調(diào)制信號的頻率。

2023-10-30 標(biāo)簽：鎖相環(huán)IC設(shè)計(jì)分頻器 4178 0

模擬IC設(shè)計(jì)原理圖3：數(shù)字分頻器的原理和電路原理圖

學(xué)完了寄存器，我們就可以基于寄存器設(shè)計(jì)除存儲外具有實(shí)用功能的電路了。在這里我們來討論一下，數(shù)字分頻器。

2023-10-30 標(biāo)簽：鎖相環(huán)IC設(shè)計(jì)分頻器 5988 0

模擬IC設(shè)計(jì)原理圖2：寄存器的原理和電路原理圖介紹

寄存器分為鎖存器、觸發(fā)器；是數(shù)字和模擬電路中的核心之一。

2023-10-30 標(biāo)簽：寄存器IC設(shè)計(jì)鎖存器 3371 0

模擬IC設(shè)計(jì)原理圖1：邏輯電路是如何通過MOS管實(shí)現(xiàn)的

今天來聊聊我們常用的邏輯電路是如何通過MOS管實(shí)現(xiàn)的。

2023-10-30 標(biāo)簽：邏輯電路IC設(shè)計(jì)MOS管 3729 0

簡述一種fifo讀控制的不合理設(shè)計(jì)案例

本文將簡述一種fifo讀控制的不合理設(shè)計(jì)案例，在此案例中，異常報(bào)文將會堵在fifo中，造成頭阻塞。

2023-10-30 標(biāo)簽：IC設(shè)計(jì)輸出信號FIFO設(shè)計(jì) 438 0

如何防止靜電放電損傷呢？ESD的測試方法解析

NMOS我們通常都能看到比較好的Snap-back特性，但是實(shí)際上PMOS很難有snap-back特性，而且PMOS耐ESD的特性普遍比NMOS好，這個(gè)...

2023-10-26 標(biāo)簽：串聯(lián)電阻IC設(shè)計(jì)靜電放電 2115 0

流片為什么這么貴？有沒有什么辦法來降低流片成本？

都知道，芯片研發(fā)是一件特別燒錢的事兒，對于流片（Tape-out）大家一定都不陌生。

2023-10-23 標(biāo)簽：晶圓IC設(shè)計(jì)MPW 4463 0

IC設(shè)計(jì)：一種簡單超時(shí)機(jī)制

在設(shè)計(jì)中，為了增加異常處理能力，保證設(shè)備的正常運(yùn)行，常常需要進(jìn)行超時(shí)判斷。

2023-10-19 標(biāo)簽：數(shù)據(jù)IC設(shè)計(jì)時(shí)鐘 492 0

寄存器寫保護(hù)的需求和硬件實(shí)現(xiàn)

在軟件硬件交互的過程中，通常需要軟件（host）對特定地址的寄存器進(jìn)行寫操作，告之硬件進(jìn)行特定的處理流程，我們在《IC設(shè)計(jì)：軟硬件交互-polling》...

2023-10-17 標(biāo)簽：寄存器IC設(shè)計(jì)硬件 734 0

一顆芯片設(shè)計(jì)成型的主要四個(gè)部分

時(shí)序分析和驗(yàn)證時(shí)出現(xiàn)的錯(cuò)誤可能需要反復(fù)重做前面幾步才能解決，是一個(gè)多次迭代優(yōu)化的過程。 下面我來仔細(xì)介紹一下這六個(gè)步驟。

2023-10-17 標(biāo)簽：asicIC設(shè)計(jì)芯片設(shè)計(jì) 1237 0

IC設(shè)計(jì)：clock-gating綜合實(shí)現(xiàn)方案

當(dāng)CK為0時(shí)，ECK 恒定為0， q值為E：如果E為1，則q為1，如果E為0，則q為0。 當(dāng)CK為1時(shí)，ECK 恒定為q(n)，即對應(yīng)的上一次C...

2023-10-16 標(biāo)簽：asic寄存器IC設(shè)計(jì) 1855 0