隨著工業(yè)上對新型自動化、消費者對無線設(shè)備、醫(yī)療和航空航天等領(lǐng)域?qū)夹g(shù)發(fā)展的需求日益增長，這些領(lǐng)域?qū)?a href='http://m.1cnz.cn/v/tag/82/' target='_blank' class='arckwlink_none'>PCB的需求也在不斷升級。如果我們能緊跟需求，設(shè)計出更小且更復(fù)雜的電路板，便能實現(xiàn)PCB設(shè)計工具市場的增長。對于PCB設(shè)計人員而言，這意味著在設(shè)計方面所面臨的新挑戰(zhàn)比以往任何時候都多。 高速PCB的layout設(shè)計基于我們作為PCB設(shè)計人員已經(jīng)掌握的技能。元器件的布局仍需要符合可制造性設(shè)計以及測試要求，而走線規(guī)劃仍將采用行業(yè)公認的寬度和間距設(shè)計規(guī)則。然而，本文提出了我們都需要熟悉的一些更嚴(yán)格的高速電路相關(guān)要求和設(shè)計實踐。我們將對其中部分進行詳細說明，幫助您快速理解高速layout設(shè)計。 從原理圖開始 有些人可能認為在高速PCB的layout設(shè)計中，原理圖是最無需擔(dān)心的，但我們有不同看法。除了將電路邏輯推及布局工具之外，原理圖一直以來都是電路物理layout的圖形表示。創(chuàng)建一個雜亂無序的原理圖只會增加布局的難度，因為電路的意圖沒有得到清楚傳達。談到高速設(shè)計，意圖清晰極為重要。 在高速設(shè)計原理圖中，無需擔(dān)心使用多張原理圖來展開電路。關(guān)鍵是要有邏輯地表示出電路流程，使之在物理設(shè)計布局時容易理解。對于信號路徑尤其如此，這些元器件和線網(wǎng)組共同構(gòu)成一個完整的高速電路。為了在PCB上正確布局信號路徑，設(shè)計人員需要清楚了解其在原理圖上的實際路徑。 通過在原理圖中添加一些額外細節(jié)來進行幫助： 關(guān)鍵元器件的放置位置以及所處板側(cè) 特定元器件周圍的禁止布線區(qū)域 差分對布線信息 高速布線信息，例如對走線長度、匹配線長、拓撲結(jié)構(gòu)和阻抗控制線的限制 盡量向原理圖中添加更多信息，以幫助闡明布局電路板的意圖。如果是由其他人為我們執(zhí)行布局，這點則更為關(guān)鍵，同時還有助于我們保持條理。 對于高速設(shè)計，了解電路板的要求至關(guān)重要 板材和疊層 我們擁有的最重要的一大資源便是PCB制造商。開始進行一個新設(shè)計時，應(yīng)盡快與廠方和組件供應(yīng)商聯(lián)系。高速設(shè)計時，他們將能幫助我們做出最佳的板材和疊層決策。 進行電路板的疊層規(guī)劃時，還應(yīng)該使用阻抗計算器。很多高級計算器都通過可以輸入板材和厚度來計算帶狀線和微帶線的走線寬度。 元器件高速layout指南 首先，高速設(shè)計中的元器件布局應(yīng)遵循標(biāo)準(zhǔn)PCB布局實踐和設(shè)計規(guī)則。這意味著一如既往地按照DFM和DFT指南放置元器件。根據(jù)高速電路的路徑來布置元器件則更加復(fù)雜。 過去，我們可以根據(jù)需要自由地將元器件分散布置到電路板上，以便平衡布局或提供額外的布線空間，而現(xiàn)在則需要優(yōu)先考慮電路路徑。高速電路中，通常需要將特定元器件放置的非常緊湊，從而最大程度減小信號的傳播距離。 另外，還需要遵循原理圖中列出的電路路徑，以確保關(guān)鍵線網(wǎng)的引腳連接最為直接。這通常會變成一場為保持DFM和DFT的標(biāo)準(zhǔn)布局規(guī)則的權(quán)衡，而這需要設(shè)計人員的專業(yè)技能來實現(xiàn)一種滿足所有要求的布局。 此外，放置元器件時，還需要注意避免信號走線穿過分離平面。對于高速設(shè)計，確保每個信號都有清晰的返回路徑更為重要。在設(shè)計中，還可能會遇到比正常情況下更大的散熱問題。這意味著，高速設(shè)計的降溫要求可能更高，因此需要考慮為成品設(shè)備送風(fēng)，以防止元器件過熱。 在電路板設(shè)計時，采用智能高速布局可盡量減少設(shè)計問題的產(chǎn)生 布線高速PCB電路 在高速設(shè)計中，大量走線的布置都同以往一樣。可能存在的一個區(qū)別便是走線之間的長度要求。一些走線會有最小長度要求，而另一些則可能有最大長度要求，甚至還可能需要與其他走線的長度相匹配。PCB設(shè)計CAD系統(tǒng)的功能可以幫助我們完成這樣的布線任務(wù)。對阻抗控制布線的走線寬度計算（在設(shè)置電路板疊層時首先檢查的走線）將有助于高速布線規(guī)則和屬性的設(shè)置。 最直接的走線路徑并不總是我們需要的布線方案。例如，所有連線可能需要采用菊花鏈?zhǔn)讲季€，而這將增加線網(wǎng)的總長度。此時，可能需要調(diào)整元器件的位置，以便更好地設(shè)置所需的高速走線。還需要進行高速傳輸線路的布線，這時需要注意整個信號路徑，而不僅僅是從集成電路的驅(qū)動器引腳到電阻元件的走線。這是因為信號路徑貫穿從驅(qū)動器到接收器的所有元器件；也即所謂的擴展網(wǎng)或xnet。 設(shè)計高速電路板時，從一開始便需要考慮很多方面，是我們PCB設(shè)計人員對已經(jīng)具備的技能的拓展。 Allegro? PCB Designer軟件 Allegro PCB設(shè)計工具可為我們提供大量幫助。借助這些工具，我們能夠輕松地布線差分對、匹配線長、高速拓撲結(jié)構(gòu)和信號路徑。此外，Allegro PCB設(shè)計工具還擁有完整的設(shè)計規(guī)則，有助于我們在高速PCB設(shè)計中保持良好進展。 本文轉(zhuǎn)載自：Cadence楷登PCB及封裝資源中心（作者：Cadence楷登） 免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。 (mbbeetchina)