在當(dāng)前的雷達(dá)系統(tǒng)中，信號(hào)采集以及數(shù)據(jù)處理

　　部分主要采用數(shù)字信號(hào)處理器完成，如 TI 公司的

　　6000 系列、達(dá)芬奇（DaVinci）系列等；而在系統(tǒng)

　　的控制、顯示部分則主要采用 X86 或者 PowerPC

　　架構(gòu)的平臺(tái)。這樣構(gòu)成的系統(tǒng)性能優(yōu)越，適合高性

　　能雷達(dá)系統(tǒng)的應(yīng)用。但是其系統(tǒng)構(gòu)成十分復(fù)雜，要

　　由多塊功能模板共同實(shí)現(xiàn)，人力和精力投入量大，

　　開(kāi)發(fā)的難度很高。而且隨著 DSP 和 X86 平臺(tái)工作

　　頻率的不斷提升，其系統(tǒng)功耗和發(fā)熱量也越來(lái)越

　　大，不利于產(chǎn)品的小型化，也不利于產(chǎn)品在中、低

　　端雷達(dá)系統(tǒng)中的應(yīng)用。

　　基于以上問(wèn)題，本文提出一種基于 Cortex-A8內(nèi)核處理器和 FPGA 的雷達(dá)信號(hào)處理平臺(tái)。該平臺(tái)

　　的雷達(dá)信號(hào)采集和數(shù)據(jù)處理部分由 FPGA 完成。而

　　系統(tǒng)的控制、顯示部分由 Cortex-A8 處理器實(shí)現(xiàn)。

　　處理器選用 TI 公司的 AM3874，F(xiàn)PGA 選用 Altera

　　公司的 Straix-V 系列芯片完成。該系統(tǒng)簡(jiǎn)潔、高效、

　　功耗較低，在中、低端雷達(dá)領(lǐng)域有廣闊的應(yīng)用前景。