LatticeECP3 （經濟型加第三代）FPGA設備系列經過優化，以在經濟的FPGA結構中提供高性能功能，如增強的DSP架構、高速SERDES和高速源同步接口。這種結合是通過器件結構的進步和65nm技術的使用而實現的，使得器件適合大容量、高速、低成本的應用。LatticeECP3設備系列將查找表（LUT）容量擴展到149K個邏輯元件，并支持多達586個用戶I/O。LatticeECP3設備系列還提供多達320個18 x 18乘法器和各種并行I/O標準。LatticeECP3 FPGA結構以高性能和低成本為目標進行了優化。LatticeECP3設備利用可重構SRAM邏輯技術，并提供流行的構建塊，如基于LUT的邏輯、分布式和嵌入式內存、鎖相環（PLL）、延遲鎖定環（DLL）、預制源同步I/O支持、增強的sysDSP片和高級配置支持包括加密和雙引導功能。在LatticeECP3設備系列中實現的預先設計的源同步邏輯支持廣泛的接口標準，包括DDR3、XGMII和7:1 LVDS。LatticeECP3設備系列還具有高速SERDES和專用PC功能。高抖動容限和低傳輸抖動允許SERDES plus PCS塊配置為支持一系列流行的數據協議，包括PCI-Express、SMPTE、以太網（XAUI、GbE和SGMII）和CPRI。傳輸預加重和接收均衡設置使SERDES適合于通過各種形式的媒體進行傳輸和接收。LatticeECP3設備還提供靈活、可靠和安全的配置選項，例如雙引導功能、位流加密和傳輸字段升級功能。格子鉆石? ispLEVER?設計軟件允許使用LatticeECP3 FPGA系列高效地實現大型復雜設計。LatticeECP3的合成庫支持可用于流行的邏輯合成工具。Diamond和ispLEVER工具使用合成工具輸出以及來自其樓層規劃工具的約束，在LatticeECP3設備中放置和布線設計。這些工具從路由中提取時序，并將其反向注釋到設計中以進行時序驗證。萊迪思為LatticeECP3系列提供了許多預先設計的IP（知識產權）模塊。通過使用這些可配置的軟核IP作為標準塊，設計師可以自由地專注于他們設計的獨特方面，提高他們的生產力