本文檔的主要內容詳細介紹的是VHDL硬件描述語言入門教程資料免費下載包括了：1.? VHDL語言基礎，2. VHDL基本結構，3. VHDL語句，4. 狀態機在VHDL中的實現，5. 常用電路VHDL程序，6. VHDL仿真，7. VHDL綜合

　　HDL----Hardware Description Language

　　一種用于描述數字電路的功能或行為的語言。目的是提為電路設計效率，縮短設計周期，減小設計成本，可在芯片制造前進行有效的仿真和錯誤檢測。

　　優點：

　　HDL設計的電路能獲得非常抽象級的描述。如基于RTL（Register Transfer Level）描述的IC，可用于不同的工藝。

　　HDL設計的電路，在設計的前期，就可以完成電路的功能級的驗證。

　　HDL設計的電路類似于計算機編程。

　　VHDL 概述：

　　VHDL VHSIC Hardwarter Description Language

　　VHSIC Very High speed integrated circuit

　　VHDL是美國國防部在20世紀80年代初為實現其高速集成電路硬件VHSIC計劃提出的描述語言;

　　IEEE從1986年開始致力于VHDL標準化工作，融合了其它ASIC芯片制造商開發的硬件描述語言的優點，于93年形成了標準版本（IEEE.std_1164）。

　　1995年，我國國家技術監督局推薦VHDL做為電子設計自動化硬件描述語言的國家標準。

　　VHDL優點：

　　覆蓋面廣，系統硬件描述能力強，是一個多層次的硬件描述語言;

　　VHDL語言具有良好的可讀性，既可以被計算機接受，也容易被人們所理解;

　　VHDL語言可以與工藝無關編程;

　　VHDL語言已做為一種IEEE的工業標準，便于使用、交流和推廣。

　　VHDL語言的不足之處：

　　設計的最終實現取決于針對目標器件的編程器，工具的不同會導致綜合質量不一樣。