FPGA（現場可編程門陣列）的通用語言主要是指用于描述FPGA內部邏輯結構和行為的硬件描述語言。目前，Verilog HDL和VHDL是兩種最為廣泛使用的FPGA編程語言。

Verilog HDL是一種硬件描述型語言，它通過文本形式來描述數字系統硬件的結構和行為。Verilog HDL具有嚴謹的語言規范，可以應用于各種層次的邏輯設計，包括算法級、門級到開關級的多種數字系統建模。其語法簡潔明了，易于學習和使用，使得開發者能夠高效地描述復雜的數字電路系統。Verilog HDL在IC設計領域應用廣泛，尤其是在FPGA設計中，它已經成為主流的硬件描述語言。

VHDL是另一種重要的FPGA編程語言，它的全稱是超高速集成電路硬件描述語言。VHDL主要應用在數字電路領域，其硬件描述語言及其描述風格與高級計算機語言較為相似，這使得具有計算機編程經驗的開發者能夠更容易地掌握和使用。VHDL同樣具有強大的描述能力，能夠精確地描述FPGA內部的邏輯結構和行為。

除了Verilog HDL和VHDL，SystemVerilog也是FPGA設計領域的一種重要語言。SystemVerilog是在Verilog的基礎上發展而來的，它將硬件描述語言（HDL）與現代的高層級驗證語言（HVL）結合了起來，為FPGA設計提供了更高級別的抽象和更強大的驗證能力。SystemVerilog的出現進一步推動了FPGA設計的發展，使得設計過程更加高效和可靠。

總的來說，Verilog HDL、VHDL和SystemVerilog是FPGA設計的通用語言。它們各自具有獨特的優勢和特點，開發者可以根據具體的應用需求和設計目標選擇合適的語言進行FPGA編程。這些語言的出現為FPGA的廣泛應用和快速發展提供了有力的支持。