I/O性能極限

　　輸入/輸出（I/O）在計算機和工業(yè)應用中一直扮演著關鍵角色。但是，隨著信號處理越來越復雜， I/O通信會變得不可靠。在早期的并行I/O總線中，接口的數據對齊問題影響著與外部設備的有效通信。并且，隨著更高的傳輸速度在數字設計中日漸普及，對信號延遲的管理也變得困難重重。

　　針對I/O的數字設計解決方案

　　數字電路設計者采用了一系列方法來提高信號速度和消除I/O問題。例如，采用差分信號處理來提高芯片間的通信速度。信號同步、源同步和自同步之類的設計方法改善了內部IC（集成電路）通信，在滿足計算機行業(yè)所需速度的前提下，提供了可靠的輸入/輸出。

　　千兆位級串行技術介紹

　　圖1-1為典型的數字信號。

　　晶體管-晶體管邏輯電路（TTL）曾是首選的設計方法。分立的邏輯門芯片可以相互通信從而組成更大規(guī)模的電路，這些更大規(guī)模的電路后來又集成為復雜的芯片，例如多比特寄存器和計數器。多年來，并行通信一直是印刷電路板（PCB）所采用的主要通信方法。但對于外部通信而言，數據對齊問題太難解決。因此，串行端口成為了設備盒到設備盒之間通信的主要方法，這一點在早期的計算機串行打印機端口中得到了證實。

　　數據對齊問題最終得以解決。隨著并行技術的發(fā)展，高速并行打印機端口激增。這些并行端口技術包括工業(yè)標準架構（ISA）、擴展工業(yè)標準架構（EISA）和小型計算機系統接口（SCSI）、外圍部件互聯（PCI）以及更小的個人電腦存儲器卡行業(yè)協會（PCMCIA）標準。

　　串行技術繼續(xù)與并行技術共存。以太網和令牌環(huán)在許多應用中占主導地位。最終，以太網在使用五類線（Cat5）的應用中取代了令牌環(huán)。

　　并行技術竭力適應新的接口需求。隨著對特殊信令越來越多的需求，PCI 33之類的標準也發(fā)展成PCI 66。目前，低擺幅標準（如高速晶體管邏輯（HSTL））試圖支持并行技術。同時，以太網速率從10Mb/s提高到100Mb/s，進而達到1000Mb/s。這類速度使得以太網非常適于應用在桌上型電腦中。

　　這時，分數相位檢測器（fractional phase detector）面世了。這項技術將串行接口速度提高到了千兆位級的范圍。串行技術被證明是快速而功能強大的，可作為背板技術采用。隨著串行引腳數和同步開關輸出（SSO）的提高，千兆位級串行技術在PCB中獲得了主導地位，取代了并行技術。

　　基本I/O概念

　　單端I/O成為標準已有數年光景。單端系統中，2個IC間僅用單一的信號連接。該信號與指定的電壓范圍（TTL CMOS ［互補金屬氧化物半導體］）或參考電壓（HSTL）進行比較。這些方法的指標示例如圖1-3所示。