《DSP接口電路設(shè)計(jì)與編程》是2003年西安電子科技大學(xué)出版社，作者是蘇濤。本書以ADSP2106x、ADSP2116x系列高性能浮點(diǎn)DSP為主，介紹了以數(shù)字信號(hào)處理器（DSP）為核心的實(shí)時(shí)數(shù)字信號(hào)處理的系統(tǒng)設(shè)計(jì)，詳細(xì)論述了DSP與多種外圍接口電路的設(shè)計(jì)方法，包括各種存儲(chǔ)器、模數(shù)和數(shù)模轉(zhuǎn)換電路、異步串行接口、地址/數(shù)據(jù)復(fù)用總線、擴(kuò)展I/O、CPCI總線，以及相關(guān)的軟件編程和調(diào)試方法，還介紹了高速數(shù)字電路、數(shù)模混合電路的印制板設(shè)計(jì)方法。

　　目前，對(duì)實(shí)時(shí)數(shù)字信號(hào)處理的應(yīng)用需求和超大規(guī)模集成電路技術(shù)水平的飛速發(fā)展，推動(dòng)著DSP性能不斷提高，使其在通信、電力、電子、雷達(dá)、導(dǎo)航、尖端武器等領(lǐng)域發(fā)揮著越來越重要的作用。ADSP 2106x、ADSP 2116x系列DSP是一類性能優(yōu)良的浮點(diǎn)DSP，具備特有的超級(jí)哈佛結(jié)構(gòu)、片內(nèi)大容量存儲(chǔ)器、有效的尋址方式、單周期內(nèi)三次運(yùn)算能力、超長指令字、高速數(shù)據(jù)輸入/輸出能力，其各項(xiàng)處理性能大大高于所有同類型浮點(diǎn)DSP;并且在DSP內(nèi)部集成了多DSP并行工作的功能，可以直接構(gòu)成分布式并行系統(tǒng)和共享存儲(chǔ)式并行系統(tǒng)，獲得很高的并行處理能力和并行效率。它的軟件編程基于完善的集成設(shè)計(jì)環(huán)境Visual DSP++，使得軟件鯿程和軟硬件調(diào)試更加方便、高效。

?

　　本書以ADSP 2106x、ADSP 2116x為主討論了DSP與各種外國器件的硬件接口和相關(guān)的軟件鳊程方法。第I章介紹了DSP的結(jié)構(gòu)和功能。第2章介紹了DSP與SRAM、EPROM、Flash， SDRAM、SBSRAM等各種類型存儲(chǔ)器的接口方法。第3章介紹了利用DSP的強(qiáng)大而靈活的DMA功能，進(jìn)行高速數(shù)據(jù)的輸入/輸出。第4章介紹了DSP與A/D、D/A的接口設(shè)計(jì)原理和實(shí)際例子。第5章介紹了如何用并串轉(zhuǎn)換設(shè)備擴(kuò)展DSP的異步串行通信功能。如何與地址/數(shù)據(jù)總線復(fù)用設(shè)備接口，如何擴(kuò)展DSP的1/0和中斷源，如何設(shè)計(jì)DSP與CPCI總線的接口電路。第6章介紹了DSP系統(tǒng)的各個(gè)輔助功能塊的設(shè)計(jì)方法，重點(diǎn)分析了高速數(shù)字電路、數(shù)字模擬混合電路設(shè)計(jì)中存在的信號(hào)完整性、電磁兼容性等各種問題和設(shè)計(jì)難點(diǎn)，以及高速數(shù)字電路、數(shù)字模擬混合電路設(shè)計(jì)的重要方法和經(jīng)驗(yàn)。第7章介紹了完善的集成設(shè)計(jì)環(huán)境VisualIDSP+ +和操作實(shí)例，幫助DSP設(shè)計(jì)人員快速掌握DSP的軟件設(shè)計(jì)和軟硬件調(diào)試方法，并匯總了許多DSP的編程技巧和實(shí)用算法。第8章介紹了ADSP 2106x、ADSP 2116x兩大系列DSP的區(qū)別，使那些已經(jīng)熟悉ADSP 2106x設(shè)計(jì)的人員能更快地向性能/價(jià)格比更高的ADSP 2116x設(shè)計(jì)轉(zhuǎn)型。本書的設(shè)計(jì)實(shí)例雖然是基于ADSP 2106x系列的，但其中的絕大部分軟硬件設(shè)計(jì)方法、算法程序都適用于ADSP 2116x。而硬件接口設(shè)計(jì)和軟件流程也同祥適用于目前流行的其他類型DSP.

　　本書是對(duì)ADSP兩大系列DSP相關(guān)資料的重要補(bǔ)充，以更加貼近實(shí)用性的方式，向讀者提供了代表性和實(shí)用性很強(qiáng)的硬悴設(shè)計(jì)實(shí)例和相關(guān)軟件，大部分的設(shè)計(jì)實(shí)例直接取自于編著者的科研實(shí)踐，并且匯集了DSP設(shè)計(jì)、編程人員的經(jīng)驗(yàn)與體會(huì)。

第1章 DSP的結(jié)構(gòu)和功能

1.1 ADI公司DSP的特點(diǎn)

1.2 SHARC系列DSP的分類

1.3 ADSP 2106x并行浮點(diǎn)DSP處理器結(jié)構(gòu)和功能

1.3.1 運(yùn)算單元

1.3.2 控制單元

1.3.3 地址產(chǎn)生器和總線

1.3.4 中斷

1.3.5 寄存器組成

1.3.6 存儲(chǔ)器

1.3.7 DMA

1.3.8 鏈路口和串口

1.4 ADSP 2106x的硬件接口設(shè)計(jì)

1.5 思考題

第2章 DSP與存儲(chǔ)器接口

2.1 存儲(chǔ)器種類

2.2 等待模式

2.2.1 軟等待訪問模式

2.2.2 硬等待訪問模式

2.2.3 軟等待和硬等待

2.3 譯碼和片選

2.4 DSP與SRAM接口

2.5 DSP與EPROM接口

2.5.1 DSP的EPROM引導(dǎo)流程

2.5.2 DSP訪問引導(dǎo)EPROM的方法

2.6 DSP與Flash接口

2.6.1 用8位Flash作引導(dǎo)存儲(chǔ)器

2.6.2 用48位Flash作程序存儲(chǔ)器

2.6.3 用大容量Flash

2.7 DSP與多端口存儲(chǔ)器接口

2.7.1 DSP與FIFO的接口

2.7.2 DSP與雙口RAM的接口

2.8 DSP與SDRAM接口

2.9 DSP與同步突發(fā)SRAM（SBSRAM）的接口

2.10 思考題

第3章 DMA應(yīng)用

3.1 總線DMA

3.1.1 主機(jī)方式

3.1.2 握手方式和其他方式

3.1.3 鏈?zhǔn)紻MA

3.1.4 共享總線下的DMA

3.2 鏈路DMA

3.3 二維DMA

3.4 串口DMA

3.5 思考題

第4章 A/D和D/A電路設(shè)計(jì)

4.1 A/D和D/A轉(zhuǎn)換器

4.1.1 采樣速度

4.1.2 量化位數(shù)

4.1.3 量化位數(shù)和采樣速度的轉(zhuǎn)換

4.1.4 其他因素

4.2 總線與A/D接口

4.3 串口與串行A/D相連

4.4 DSP與D/A接口

4.5 思考題

第5章 擴(kuò)展的DSP接口

5.1 擴(kuò)展的異步串口

5.1.1 8251接口

5.1.2 16650接口

5.2 數(shù)據(jù)/地址總線復(fù)用接口

5.2.1 DSP與時(shí)鐘芯片的接口

5.2.2 DSP與CAN總線的接口

5.3 擴(kuò)展DSP的I/O和中斷

5.4 DSP主機(jī)與CPCI/PCI總線的連接

5.4.1 基于CPCI總線的DSP緊耦合系統(tǒng)

5.4.2 橋接芯片PCI 9054

5.4.3 DSP 的主機(jī)接口

5.4.4 PCI 總線

5.4.5 Compact PCI

5.5 思考題

第6章 電路設(shè)計(jì)

6.1 電源設(shè)計(jì)

6.1.1 DC/DC變換

6.1.2 多電源工作

6.1.3 電源和地的去耦

6.2 時(shí)鐘電路與復(fù)位電路

6.3 驅(qū)動(dòng)與隔離

6.4 電平轉(zhuǎn)換器

6.5 DSP的仿真接口

6.6 DSP與FPGA的結(jié)合

6.7 測(cè)試和自檢功能

6.7.1 信號(hào)測(cè)試

6.7.2 電路的自檢功能

6.8 DSP的電路板設(shè)計(jì)

6.8.1 信號(hào)完整性

6.8.2 電磁兼容性設(shè)計(jì)

6.8.3 高速模數(shù)混合系統(tǒng)的接地

6.8.4 印制電路板的層分布

6.8.5 DSP電路設(shè)計(jì)要點(diǎn)

6.9 系統(tǒng)設(shè)計(jì)的考慮

6.9.1 系統(tǒng)結(jié)構(gòu)

6.9.2 調(diào)試和加載

6.9.3 功耗和散熱

6.10 DSP的程序保護(hù)

6.11 抗干擾設(shè)計(jì)

6.11.1 看門狗方法

6.11.2 軟件代碼設(shè)計(jì)

6.12 電路初調(diào)

6.13 思考題

第7章DSP的軟件開發(fā)

7.1 DSP的軟件開發(fā)流程

7.2 開發(fā)工具VisualDSP++概述

7.3 集成開發(fā)環(huán)境

7.3.1 創(chuàng)建一個(gè)新的工程文件

7.3.2 設(shè)置工程選項(xiàng)

7.3.3 添加或編輯工程源文件

7.3.4 生成一個(gè)調(diào)試版的工程

7.3.5 調(diào)試一個(gè)工程

7.3.6 一個(gè)正式版的工程

7.4 選擇合適的調(diào)試平臺(tái)

7.4.1 安裝仿真器驅(qū)動(dòng)軟件

7.4.2 選擇調(diào)試平臺(tái)

7.4.3 多處理器調(diào)試

7.5 程序調(diào)試操作

7.6 程序性能分析操作

7.6.1 Trace操作

7.6.2 Profile操作

7.6.3 Statisca Profiling操作

7.7 設(shè)置觀察點(diǎn)和斷點(diǎn)

7.8 模仿硬件環(huán)境

7.9 寄存器窗口操作

7.10 存儲(chǔ)器窗口操作

7.11 其他窗口操作

7.12 編寫鏈接描述文件

7.13 編程練習(xí)

7.13.1 DFT匯編例子

7.13.2 C代碼例子

7.13.3 C和匯編代碼

7.13.4 數(shù)據(jù)繪圖（Plotting）

7.13.5 統(tǒng)計(jì)評(píng)估

7.14 編程分析

7.14.1 離散傅里葉變換（DFT）

7.14.2 FIR有限沖激響應(yīng)濾波器

7.14.3 矩陣相加

7.15 編程舉例

7.15.1 編程方法

7.15.2 中斷的用法

7.15.3 算法子程序

7.16 數(shù)據(jù)格式

7.17 與早期編程方法的區(qū)別

7.18 ADSP 2106x指令集

7.18.1 指令總表

7.18.2 指令簡述

7.18.3 條件碼

7.18.4 ALU運(yùn)算

7.18.5 移位器操作

7.18.6 乘法器操作

7.18.7 多運(yùn)算指令

7.19 思考題

第8章ADSP 2116x系列DSP的應(yīng)用

8.1 ADSP 21160與早期SHARC DSP的區(qū)別

8.1.1 總體功能上的區(qū)別

8.1.2 第二套運(yùn)算核（PEy）

8.1.3 兩套運(yùn)算部件

8.1.4 單指令多數(shù)據(jù)（SIMD）

8.1.5 循環(huán)緩沖模式

8.1.6 寄存器的廣播式加載模式

8.1.7 內(nèi)部存儲(chǔ)器長字（64位）訪問

8.1.8 程序的引導(dǎo)

8.1.9 標(biāo)志數(shù)值寄存器（FLAGS）

8.1.10 同步突發(fā)模式

8.2 ADSP 21161與其他SHARC的區(qū)別

8.2.1 ADSP 21161的鏈路接口

8.2.2 ADSP 21161的串行外設(shè)接口SPI

8.3 雙電壓啟動(dòng)流程

8.4 ADSP 2116X的PCB板布線

8.5 思考題

參考文獻(xiàn)