水聲信號(hào)采集存儲(chǔ)系統(tǒng)是海洋環(huán)境調(diào)查儀器的重要組成部分。開(kāi)展水聲環(huán)境調(diào)查所使用的海洋儀器要求設(shè)備通道多、同步性好、采樣率高、數(shù)據(jù)存儲(chǔ)容量大。市場(chǎng)上常見(jiàn)的數(shù)據(jù)采集器多是采集某些固定種類的信號(hào)，動(dòng)態(tài)范圍比較小，通道數(shù)一般也比較少，有些還要求與主機(jī)進(jìn)行接口等，這些都限制了其在水聲信號(hào)采集中的應(yīng)用。為滿足需要，本文設(shè)計(jì)了適合于水聲數(shù)據(jù)采集存儲(chǔ)的較為通用的系統(tǒng)，系統(tǒng)單板具有8個(gè)采集通道，多個(gè)單板級(jí)聯(lián)可實(shí)現(xiàn)多通道同步采集、USB高速存儲(chǔ)。

　　1 總體設(shè)計(jì)

　　該系統(tǒng)總體結(jié)構(gòu)如圖1所示，上級(jí)電路通過(guò)級(jí)聯(lián)接口發(fā)送采集指令，單片機(jī)初始化控制FPGA，控制FPGA首先判斷單板是否為級(jí)聯(lián)單板，再初始化相應(yīng)的FPGA。采集模塊的FPGA向需要同步采集的通道對(duì)應(yīng)的A/D芯片提供統(tǒng)一的時(shí)鐘，使得A/D同步的選擇相應(yīng)的通道進(jìn)行數(shù)據(jù)的同步采樣和轉(zhuǎn)換，其結(jié)果傳給負(fù)責(zé)緩存的FPGA，緩存在DDR對(duì)應(yīng)的存儲(chǔ)空間，然后由ARM控制存儲(chǔ)模塊的FPGA從DDR空間讀取數(shù)據(jù)進(jìn)行本地存儲(chǔ)。

　　2 系統(tǒng)硬件設(shè)計(jì)

　　系統(tǒng)硬件主要由控制模塊、數(shù)據(jù)采集模塊、緩存模塊、存儲(chǔ)模塊幾部分組成，系統(tǒng)硬件結(jié)構(gòu)圖如圖2所示。單片機(jī)功耗低、接口豐富、可靠性高，被系統(tǒng)用做上電引導(dǎo)芯片;FPGA器件具有集成度高、內(nèi)部資源豐富、特別適合處理多路并行數(shù)據(jù)等明顯優(yōu)于普通微處理器的特點(diǎn)，所以系統(tǒng)采用XILINX公司不同型號(hào)的FPGA作為不同模塊的主控芯片。針對(duì)系統(tǒng)設(shè)計(jì)中對(duì)采集存儲(chǔ)實(shí)時(shí)性和同步性的要求，存儲(chǔ)模塊采用FPGA與ARM相結(jié)合的設(shè)計(jì)，采集主控制邏輯用ARM實(shí)現(xiàn)，F(xiàn)PGA負(fù)責(zé)數(shù)據(jù)的高速傳輸和存儲(chǔ)。

　　控制模塊相當(dāng)于系統(tǒng)的值班電路，當(dāng)系統(tǒng)作為從板工作時(shí)，只有控制模塊和數(shù)據(jù)采集模塊帶電，其他模塊關(guān)閉。由于FPGA內(nèi)核電壓只有1.2 V，在這種情況下系統(tǒng)工作電流不大于1 A，低功耗的設(shè)計(jì)保證系統(tǒng)可在無(wú)人值守的情況下長(zhǎng)時(shí)間連續(xù)進(jìn)行采集存儲(chǔ)工作。系統(tǒng)需要多通道數(shù)據(jù)同時(shí)采集存儲(chǔ)時(shí)，用戶通過(guò)配置主板的控制模塊參數(shù)設(shè)定8、16或32通道采集，主控FPGA通過(guò)級(jí)聯(lián)接口發(fā)送統(tǒng)一的采集時(shí)鐘到系統(tǒng)從板，從而實(shí)現(xiàn)系統(tǒng)多通道水聲信號(hào)的同步采集及存儲(chǔ)。另外，通過(guò)單片機(jī)接口也可以隨時(shí)監(jiān)控系統(tǒng)工作狀態(tài)，系統(tǒng)具有修復(fù)功能，采集存儲(chǔ)過(guò)程中出現(xiàn)錯(cuò)誤時(shí)，可根據(jù)用戶配置自動(dòng)進(jìn)行相應(yīng)的錯(cuò)誤處理。