本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開(kāi)始，最詳細(xì)操作步驟，最直白的言語(yǔ)描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場(chǎng)小白及打算進(jìn)階提升的職業(yè)開(kāi)發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。

系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。后續(xù)會(huì)陸續(xù)更新 Xilinx 的 Vivado、ISE 及相關(guān)操作軟件的開(kāi)發(fā)的相關(guān)內(nèi)容，學(xué)習(xí)FPGA設(shè)計(jì)方法及設(shè)計(jì)思想的同時(shí)，實(shí)操結(jié)合各類操作軟件，會(huì)讓你在技術(shù)學(xué)習(xí)道路上無(wú)比的順暢，告別技術(shù)學(xué)習(xí)小BUG卡破腦殼，告別目前忽悠性的培訓(xùn)誘導(dǎo)，真正的去學(xué)習(xí)去實(shí)戰(zhàn)應(yīng)用，這種快樂(lè)試試你就會(huì)懂的。話不多說(shuō)，上貨。

OV7670 驅(qū)動(dòng)設(shè)計(jì)

本篇實(shí)現(xiàn)基于叁芯智能科技的SANXIN -B01 FPGA開(kāi)發(fā)板

OV7725和OV7670都是豪威系列攝像頭，工作原理和接口類似。在此以O(shè)V7670為主來(lái)介紹。

OV7670是一個(gè)種圖像傳感器（攝像頭），感光陣列為640x480（可以采集寬度為640，高度為480的圖像）。

在攝像頭的接口中，有3.3V和GND的電源接口，正確連接電源即可。

在一些攝像頭中，pwdn管腳和rst管腳有時(shí)會(huì)直接省略掉。pwdn管腳為電源掉電模式管腳，低電平表示為正常模式，高電平表示掉電模式。使用時(shí)，將pwdn管腳置為低電平即可。rst管腳為復(fù)位管腳，低電平為復(fù)位狀態(tài)，高電平為正常工作狀態(tài)。使用時(shí)，可以拉低一段時(shí)間（10ms），然后一直拉高即可（拉高后的1ms之內(nèi)，不能夠進(jìn)行其他操作）。

攝像頭中，xclk為攝像頭的主時(shí)鐘信號(hào)，由FPGA提供，時(shí)鐘速率選擇24MHz即可。

在攝像頭正常工作之前，還需要通過(guò)SCCB協(xié)議配置攝像頭內(nèi)部的多個(gè)寄存器，來(lái)達(dá)到我們想要的功能。SCCB協(xié)議與IIC協(xié)議幾乎完全相同，直接應(yīng)用即可。配置速率選擇為100KHz。配置的寄存器較多，可以參考攝像頭的手冊(cè)。配置管腳為SCL和SDA。

在配置寄存器結(jié)束后，攝像頭有一段的適應(yīng)時(shí)間，該時(shí)間為15幀圖像。

在圖像可以正常輸出時(shí)，攝像頭按照以下時(shí)序進(jìn)行輸出。
?

輸出時(shí)，VSYNC為幀同步脈沖，HREF為行數(shù)據(jù)有效標(biāo)志，D為攝像頭輸出像素點(diǎn)信號(hào)。
?

pclk為攝像頭輸出像素點(diǎn)數(shù)據(jù)的時(shí)鐘，F(xiàn)PGA在pclk的上升沿沿采樣即可。
?

當(dāng)選擇攝像頭輸出像素點(diǎn)模式為RGB565時(shí)，輸出兩個(gè)數(shù)據(jù)為一個(gè)像素點(diǎn)數(shù)據(jù)，格式為上圖所示。

攝像頭通過(guò)開(kāi)發(fā)板上的18pin的彎頭插針與開(kāi)發(fā)板相連接。
?

具體的設(shè)計(jì)參考圖像顯示系統(tǒng)設(shè)計(jì)所對(duì)應(yīng)的設(shè)計(jì)代碼。

編輯：黃飛

?