前言

圖像的采集和顯示系統有很多種，本文介紹的基于CMOS圖像傳感器芯片OV5017和CPLD的圖像采集顯示系統具有系統簡潔、控制方便的特點。

1 CMOS圖像傳感器的一般特征

目前，CCD（電荷耦合器件）是主要的實用化固態圖像傳感器件，它具有讀取噪聲低、動態范圍大、響應靈敏度高等優點。但CCD技術難以與CMOS技術集成于同一芯片之中。這樣，諸如定時產生、驅動放大、自動曝光控制、模數轉換及信號處理等支持電路就不能與像素陣列做同一芯片上，以CCD為基礎的圖像傳感器難以實現單片一體化，因而具有體積大、功耗高等缺點。 CMOS圖像傳感器是近向年發展較快的新型圖像傳感器，由于采用了相同的CMOS技術，因此可以將像素陣列與外圍支持電路集成在同一塊芯片上。實際上，CMOS圖像傳感器是一個較完整的圖像系統（Camera on Chip），通常包括：一個圖像傳感器核心、單一時鐘、所有的時序邏輯、可編程功能和模數轉換器。其基本結構見圖1。與CCD相比，CMOS圖像傳感器將整個圖像系統集成在一塊芯片上，具有以下優點：

（1）體積小、重量輕、功耗低；

（2）編程方便、易于控制；

（3）平均成本低。

2.OV5017的基本性能

OV5017是美國OmniVision公司開發的CMOS黑白圖像傳感器芯片，該芯片將CMOS光感應核與外圍支持電路集成在一起，具有可編程控制與視頻模/數混合輸出等功能，其輸出的模擬視頻為黑白圖像，與CCIR標準兼容。

OV5017芯片的基本參數為：

（1）圖像尺寸4.2mm×3.2mm，像素尺寸11μm×11μm;

（2）信噪比SNR》42dB;

（3）幀頻50時，最小照度為0.5lux@f1.4MHz；

（4）幀頻50時，峰值功耗小于100mW。

OV5017輸出模擬視頻信號，格式為逐行掃描。OV5017內部嵌入了一個8bit的A/D，因而可以同步輸出8位的數字視頻流D［7…0］。在輸出數字視頻流的同時，還提供像素時鐘PCLK、水平參考信號HREF、垂直同步信號VSYNC，便于外部電路讀取圖像。

OV5017的像素陣列為384×288，分為16×16的子塊，每個子塊大小為24×18，可以在整個圖像的局部開窗，輸出窗口中的圖像。

3 CPLD簡介

CPLD是Complex Programmable Logic Device的簡稱。它是從PAL、GAL基礎上發展起來的高密度PLD器件，它們大多采用CMOS、EPROM、EEPROM和快閃存儲器（Flash Memory）等編程技術，因而具有高密度、高速度和低功耗等特點。與FPGA（Field Programmable Gate Array）的區別從電路形式來講最大的區別是CPLD不需要配置器件。因此電路上比FPGA簡單。而且在調試上面也很容易。本系統就采用CPLD，型號為Altera公司的EPM9320RC208-15。

5. 基于OV5017和CPLD的圖像采集顯示系統框圖

工作流程：CPLD控制OV5017的功能并且接受它的數據信號與行場同步和時鐘。由CPLD產生行場緩沖器和LCD的控制信號。

5.1關鍵信號分析。

Ov5017的像素時鐘為fp=7.19MHz。輸出為384x288。CPLD的時鐘是f=27 MHz，場緩沖的寫時鐘是fvw=7.19MHz， 讀時鐘是fvr=6.75MHz，行緩沖的寫時鐘是flw=6.75MHz， 讀時鐘是flr=13.5MHz ，LCD的顯示時鐘是flcd=27MHz。在這種時鐘的設計下實現了視頻數據信號的采樣和一點變兩點，一行變兩行的功能。最后的顯示是640x480。fp信號由ov5017產生，fvw=fp。fvr=1/4f flw=fvr flr=2flw flcd=f。

5.2設計行場掃描時序

一般有兩種方式：查找表方式和編程邏輯方式。查找表方式主要由存儲芯片構成，如SRAM、EPROM、PORM等。使用時，先根據所要產生的時序在存儲單元寫入相應的數值，查表時再從表內讀出時應存儲單元的數值，以形成掃描時序。掃描時序查找表分為行掃描時序查找表和場掃描時序查找表。場掃描時序查找表的輸入時鐘由行同步脈沖提供。用查找表形成時序的方法存在體積大、計算煩瑣的缺點。隨著大規模邏輯芯片的出現，利用編程邏輯方法產生行場掃描時序是一個發展方向。這種方法具有電路簡單、功能強、修改方便、可靠性高等優點。

VHDL語言程序（略）。

本系統部分信號的仿真波形如下：

信號說明：

vsyncout:LCD的場同步 hreflcd：LCD的行同步

tdmg：LCD的數據顯示允許使能 wev：場緩沖的寫允許

rev：場緩沖的讀允許 wrstv：場緩沖的寫復位

rrstv：場緩沖的讀復位 wrsth ：行緩沖的寫復位

rrsth ：行緩沖的讀復位

在這些信號的控制之下，OV5017輸出的384x288的視頻數據最后以640x480的格式在LCD上面顯示出來。

這種用VHDL產生掃場描時序的方法簡單、易讀，并且易于修改。在代碼中只須修改一些時序參數就能產生任意時序的波形，具有很好的可重用性。

6.總結

該系統由于省略了A/D等器件，因而具有結構簡單、體積小、功耗低等優點。同時，由于OV5017內部嵌入曝光、增益、開窗等控制電路，并且編程方便，這就提高了采集系統在功能上的靈活性。采用CPLD技術設計的LCD控制器，大大減少了電路板的尺寸，同時增加了系統可靠性和設計靈活性。這種用VHDL語言實現LCD驅動時序生成器的方法，具有簡便易讀和可重用性強的特點。本系統適合于監控、多媒體等應用范圍。

責任編輯：gt