電子發燒友App
???? 關鍵詞：能源組件，可編程門陣列FPGA，高速A／D轉換器件AD7825
1 引 言
一般的數據采集系統通常由采樣／多路開關、A／D轉換電路、計算機I／O接口電路等組成。作為高速數據采集系統的設計，其主要考慮的是系統時序設計、放大電路的頻域特性、A／D芯片的選擇、數據緩存設計等問題。
考慮到本設計有10路數據輸入，500μs的數據采集時間，采樣速率高，須0．5μs采樣一次，因此決定不采用微處理器控制A／D變換器，而采用硬件直接處理來達到高速的目的。選用FPGA大規模可編程邏緝器件——ALTERA公司的EPM9320GC280－15提高響應速度；選用ANALOGDEVICES公司的10MHz高速A／D轉換器AD7825來實現某能源組件氙燈放電電流波形的采集。
2 系統要求
2．1 系統條件
該能源組件氙燈放電電路主要包括預電離和主放電兩大部分。在預電離放電脈沖50μs后，主放電電路為氙燈提供脈寬為400μs的放電主脈沖。
2．2 技術指標
系統工作電壓：23kV；主脈沖最大放電電流：15kA；峰值放電電流＞4．8 kA；氙燈放電回路路數：10路；放電電流脈寬：400μs±10％；放電脈沖形狀：工作在臨界阻尼狀態。
預電離電路工作電壓：23kV；預電離脈沖寬度：50μs；預電離相對主脈沖提前時間：120μs。
該能源組件氙燈放電電流波形采集系統必須具有強抗電磁干擾能力，在主脈沖放電1～2min內，對10路氙燈放電電流波形能迅速響應，將其準確采集并存入主控臺數據庫。
3 芯片介紹
3．1 EPM9320GC280┐15簡介
EPM9320GC280－15內含6 000個可用門，其引腳到引腳的最短傳輸延時為12ns，采用單＋5V電源供電，可通過JTAG接口實現在線編程，并帶有可供168個用戶使用的I／O腳（其中5個為專用輸入腳）。該器件采用PGA封裝。其中TCK、TMS、TDI、TDO、VPP為編程腳；GCLK1、GCLK2、GCLR、GOE為專用輸入腳；VCCINT、VCCIO腳接＋5V電源；GND接地；I／O為用戶可編程輸入輸出腳。在I／O腳作輸出使用時，可由用戶設定為0，1和Z三種狀態。
AD7825為高速420ns的8位A／D模數轉換器，4通道可同時取樣輸入并保持放大。另有2位的通道地址選擇口A0～A2以選擇某通道的轉換數據向外傳送。當采用＋5V單電源供電時，其模擬輸入電壓在0～2．5V間取值。具有8位A／D轉換結果并行接口輸出模式，采用DIP24形式封裝。
4 系統設計原理
4．1 原理框圖
圖1為采集系統原理框圖，大規模可編程門陣列EPM9320GC280－15和A／D轉換器AD7825為整個系統的核心。AD7825所需的時序脈沖均由EPM9320GC280－15產生，RAM存儲器DS1220所需的地址信號、讀寫信號及片選信號也由EPM9320GC280－15依據一定時序關系送出。由于是強電流的工作環境，因此，雖是感應電流且加了屏蔽，但還需考慮到線路上的各種干擾及線路特性阻抗的匹配。設計中采用穩壓管Z1～Z10作10路波形輸入的吸收回路，以消除線路浪涌干擾。
4．2 FPGA內部電路的設計
圖2為EPM9320GC280－15的內部邏輯電路。主要依據AD7825的模數轉換等時序關系，由以下6個功能模塊組成：啟動AD7825功能，讀寫數據功能，片選產生功能，通道選擇功能，AD片觸發轉換信號發生和地址位碼產生功能。另外采取鎖存及封鎖信號等方法來清除實際運用時所出現的各種干擾。
EPM9320GC280－15的內部邏輯電路各功能塊產生的仿真波形見圖3～圖8。首先，清零信號CLR將3片AD7825電路初始化，外部時鐘同步，地址計數器的地址清為零地址；同步信號TB控制3片AD7825分別對10路電流波形進行100次采集并轉換，另由AD7825內部產生信號EOC（指示每次轉換已結束），控制AD7825的數據向RAM存儲器DS1220內存儲。（凡小寫信號為控制信號，大寫信號為受控信號。）
4．4 電流放電波形
圖9為根據該采集電路采集的100個數據所繪制而成的一個電流放電波形圖。因有總共10路放電回路，所以，每放1次電（即收到1個同步脈沖），需采集10組共1000個數據。
5 結束語
在實際運用中，本設計的實用性與穩定性得到了驗證。引入現場可編程門陣列FPGA，可修改內部程序及其邏輯功能，實時快速控制轉換，編程方便，可靠性高。另外，此控制電路采用2路供電方式：核心控制電路與外部輔助電路分別供電。核心電路EPM9320GC280－15與AD7825，由＋5V電源經DC／DC隔離后供電；外部輔助電路由＋5V電源直接供電。這樣，既隔離了外部干擾，又保護了核心器件。
參考文獻
工商網監
評論