優勢和特點

• 快速建立小數N
  分頻PLL結構
• 單個PLL可取代乒乓式頻率合成器
• 在5 μs內完成整個GSM頻段上的跳頻，相位建立時間低于20 μs
• 相位誤差：1度rms
  （4 GHz RF輸出）
• 數字可編程輸出相位

• 數字可編程輸出相位
• RF輸入范圍最高可達6 GHz
• 三線式串行接口
• 片內低噪聲差分放大器
• 相位噪聲品質因數：–216 dBc/Hz
• 利用ADIsimPLL可實現環路濾波器設計

產品詳情

ADF4196頻率合成器可以用來在無線接收機和發射機的上變頻和下變頻部分實現本振(LO)，其結構專門設計用來滿足基站的GSM/EDGE鎖定時間要求，其快速建立功能則使ADF4196非常適合脈沖多普勒雷達應用。

ADF4196由低噪聲數字鑒頻鑒相器(PFD)和精密差分電荷泵組成。還有一個差分放大器，用來將電荷泵的差分輸出轉換為外部電壓控制振蕩器(VCO)的單端電壓。Σ-Δ型小數插值器與N分頻器一起使用，能夠實現可編程模數小數N分頻。此外，4位參考(R)分頻器和片內倍頻器允許PFD輸入端的參考信號(REFIN)頻率為可選值。

如果頻率合成器與外部環路濾波器和VCO一起使用，則可以實現完整的鎖相環(PLL)。開關結構確保PLL能在GSM時隙保護期間內建立，而無需第二PLL及相關的隔離開關。與以前的乒乓式GSM PLL結構相比，這種結構能節省成本，降低復雜度，減小PCB面積，并減少屏蔽和特性測試工作。

應用

• GSM/EDGE基站
• PHS基站
• 脈沖多普勒雷達
• 儀器儀表和測試設備
• 波束形成/相控陣系統

方框圖