TCI6630K2L TCI6630K2L Multicore DSP+ARM KeyStone II System-on-Chip (SoC)

數據： TCI6630K2L 多核 DSP+ARM KeyStone II 片上系統 (SoC) 數據表 (Rev. E)

描述

TCI6630K2L通信基礎設施KeyStone SoC屬于基于TI新型KeyStone II多核SoC架構的C66x系列，是一款帶有集成數字前端（DFE）的低功耗基帶解決方案，可滿足小型蜂窩無線基站在功耗，尺寸和成本方面的較嚴苛要求。在企業和微微基站中，該器件的ARM和DSP內核可以包括WCDMA /HSPA /HSPA +，TD -SCDMA，GSM，TDD-LTE，FDD-LTE和WiMAX在內的所有無線標準的開發平臺上展現卓越的處理能力。

TI的KeyStone II架構提供了一套集成有各類子系統（ARM CorePac，C66x CorePac，IP網絡，無線電層1,2和3以及傳輸處理）的可編程平臺，并且采用了基于隊列的通信系統，使得SoC資源能夠高效且無縫地運作。這種獨特的SoC架構中包含一個交換機，可交換機可以編程內核到專用協處理器和高速IO各種系統元素廣泛融合，確保它們最高效率持運作。

TCI6630中附加的ARM CorePac能夠實現對層2和層3的片上處理.Cortex-A15處理器可執行流量控制，本地運營和維護，NBAP /FP終止和SCTP處理等全部操作。

TI的C66x內核在不影響處理器速度，尺寸或功耗的前提下，將定點和浮點計算能力同時融入到了處理器中，可謂開創了DSP技術的新紀元此原始計算性能處于行業領先水平，在1.2GHz的工作頻率下，每個內核能夠達到38.4GMACS和19.2Gflops。此外，C66x還完全向后兼容C64x +器件的軟件.C66x CorePac新增了90條指令，主要針對浮點運算（FPi）和面向向量數學（VPi）的處理。這些改進可在多天線4.8G信號處理中實現顯著的性能提升，充分滿足諸如MIMO與波束賦形等算法的需求。 /p>

TCI6630K2L包含許多無線基站協處理器，可為器件應對層1和層2基站的大量處理需求減輕負擔。這可將內核解放出來，充分滿足接收機算法以及其它差異化功能的需求。該SoC包含多個重要的協處理器，如FFTC與TCP3D等。用于實現高數據傳輸速率的關鍵協處理器是比特率協處理（BCP），該協處理器可處理整個下行鏈路位處理鏈和大部分接收位處理.SoC的架構元素（多核導航器）可確保在沒有任何CPU干預或開銷的情況下進行所有位處理，從而使系統能夠實現其資源的最優化利用。

TI的可擴展多核SoC架構解決方案為開發人員提供了一系列軟件兼容和硬件兼容的器件，以最大限度縮短開發時間并且重復使用從毫微微到宏的全部基站平臺。

TCI6630K2L器件具有一套完整的開發工具，其中包括一個C編譯器，一個用于簡化編程和調度過程的匯編優化器，以及一個用于查看源代碼執行的Windows調試器接口。

特性

4 個 TMS320C66x 數字信號處理器 (DSP) 內核子系統 (C66x CorePac)，每個具有
- 1.0GHz 或 1.2GHz C66x 定點/浮點 DSP 內核
  - 1.2GHz 時，定點運算速度達 38.4 GMacs/內核
  - 1.2GHz 時，浮點運算速度達 19.2 GFlops/內核
- 存儲器
  - 每個 CorePac 具有 32K 字節的 L1P
  - 每個 CorePac 具有 32K 字節的 L1D
  - 每個 CorePac 具有 1024K 字節的本地 L2
ARM CorePac
- 兩個 ARM Cortex-A15 MPCore 處理器頻率高達 1.2GHz
- 兩個 ARM 內核共享 1MB L2 緩存
- 完全執行 ARMv7-A 架構指令集
- 每個內核具有 32KB L1 指令和數據緩存
- AMBA 4.0 AXI 一致性擴展 (ACE) 主端口，與多核共享存儲器控制器 (MSMC) 相連，可實現對共享的 MSMC 靜態隨機存取存儲器 (SRAM) 的低延遲訪問
多核共享存儲器控制器 (MSMC)
- 4 個 DSP CorePac 和 1 個 ARM CorePac 共享 2MB SRAM 存儲器
- MSM SRAM 與 DDR3_EMIF 的存儲器保護單元
片上獨立隨機存取存儲器 (RAM) (OSR) - 1MB 片上 SRAM 作為附加共享存儲器
硬件協處理器
- 2 個 Turbo 解碼器
  - 支持 WCDMA/HSPA/HSPA+/TD-SCDMA、LTE、LTE-A 和 WiMAX
  - 數據塊大小為 6144 比特且迭代次數為 8 時，支持高達 282Mbps 的 LTE 速率；數據塊大小為 5144 比特且迭代次數為 8 時，支持高達 206Mbps 的 LTE 速率
  - 低 DSP 開銷 — 硬件交錯表生成與 CRC 校驗
- 4 個維特比 (Viterbi) 解碼器
  - 支持高達 50Mbps 的速率（長度 9、速率 1/3、塊大小 2500）
- 1 個 WCDMA 接收加速協處理器
  - 支持多達 8192 個相關器
- WCDMA 發送加速協處理器
  - 支持多達 2304 個傳播器
- 兩個快速傅立葉變換協處理器
  - 快速傅立葉變換 (FFT) 大小為 1024 時，支持高達 1200Msps 的速率
- 比特率協處理器
  - WCDMA/HSPA+、TD-SCDMA、LTE、LTE-A 和 WiMAX 上行鏈路和下行鏈路比特處理
  - 包括編碼、速率匹配/解匹配、分段、多路復用等
  - 對于 LTE，分別支持高達 1525Mbps 的 DL 速率和高達 1030Mbsp 的 UL 速率；對于 WCDMA/TD-SCDMA，分別支持高達 784Mbps 的 DL 速率和高達 216Mbsp 的 UL 速率
多核導航器
- 具有隊列管理器的 8K 多用途硬件隊列
- 基于數據包的直接內存訪問 (DMA) 支持零開銷傳輸
網絡協處理器
- 數據包加速器可支持
  - 傳輸面 IPsec，GTP-U，SCTP，PDCP
  - L2 用戶面 PDCP（RoHC、無線加密）
  - 每秒 1.5M 數據包速率下的線速吞吐量達 1Gbps
- 安全加速器引擎可支持
  - IPSec、SRTP、3GPP 與 WiMAX 無線接口，以及 SSL/TLS 安全性、
  - ECB、CBC、CTR、F8、A5/3、CCM、GCM、HMAC、CMAC、GMAC、AES、DES、3DES、Kasumi、SNOW 3G、SHA-1、SHA-2（256 位散列）、MD5、ZUC、ZUC-MAC
  - 高達 6.4Gbps 的 IPSec 和 3Gbps 的空中加密
- 以太網子系統
  - 4 個串行千兆位介質無關接口 (SGMII) 端口開關
8 個 Rake/搜索加速器 (RSA)，支持
- 對 WCDMA Rel'99、HSDPA 和 HSDPA+ 進行芯片速率處理
- 雷德密勒 (Reed-Muller) 解碼
外設
- 數字前端 (DFE) 子系統
  - 支持多達四通道 JESD204A/B（最大線速率為 7.37Gbps）多個數據轉換器接口
  - 集成了數字下/上變頻 (DDC/DUC)、波峰因數降低 (CFR) 以及數字預失真 (DPD) 模塊
- IQNet 子系統
  - 通過基于串行解串器的雙通道天線接口鏈路 (AIL) 傳輸基帶天線流
  - 將基帶天線流傳輸至集成數字前端 (DFE)
  - 運行速率高達 9.83Gbps
  - 符合面向 3G/4G（WCDMA、LTE TDD、LTE FDD、TD-SCDMA 和 WiMAX）的 OBSAI RP3 與 CPRI 標準
- 2 個單通道 PCIe Gen2 接口
  - 支持高達 5Gbaud 的傳輸速率
- 3 個增強型直接存儲器存取 (EDMA) 控制器
- 72 位 DDR3 接口，速度高達 1600MHz
- EMIF16 接口
- USB 3.0 接口
- 通用用戶識別模塊 (USIM) 接口
- 4 個通用異步收發器 (UART) 接口
- 3 個 I²C 接口
- 64 個通用輸入輸出 (GPIO) 引腳
- 3 個串行外設接口 (SPI) 接口
- 信號量模塊
- 14 個 64 位定時器
商用溫度范圍：
- 0oC 至 100oC
擴展溫度范圍：
- -40oC 至 100oC