近年來，EDA（電子設計自動化）市場的主要議題，大多都圍繞在驗證模擬領域，理由在于晶片開發(fā)需要更多的第三方供應商提供矽智財，以快速完成晶片設計，所以在尚未進入測試晶片階段前，其模擬驗證的流程就扮演了最后一道檢核的關卡。

　　Cadence（益華電腦）先前在驗證領域就推出了Palladium XP Ⅱ平臺，其目標客群就鎖定了諸多需要先進制程的處理器業(yè)者，據(jù)了解，Cadence在這段期間也奪得不少客戶的青睞。但在今年十一月，Cadence趁勝追擊推出全新一代的Palladium Z1，這也是業(yè)界首款以資料中心等級打造而成的硬體驗證模擬（emulation）平臺。據(jù)Cadence透露，其硬體平臺所需要的處理器，是由 Cadence自行設計開發(fā)，再委由臺積電以28奈米制程量產(chǎn)而成。

　　Cadence主管群

　　Cadence驗證產(chǎn)品管理部門協(xié)理Michael Young表示，Cadence在模擬驗證領域投入了28年的時間，從一開始的1987年到2009年的期間，在硬體平臺的開發(fā)上，采用了以FPGA（可編程邏輯閘陣列）為基礎的晶片架構，到了1995年至2009年，則改采以處理器架構來設計，不同的硬體晶片架構，各有其優(yōu)缺點，像是FPGA雖然處理性能較佳，但是在除錯能力上，無法看出諸多問題的細節(jié)，工程師就無法判斷問題從何而來，而隨著經(jīng)驗的累積，在2010年，Cadence集處理器與FPGA 的優(yōu)點，大幅提升運算效能，在最短時間內(nèi)找出實際的設計問題。先前推出的Palladium XP 與Palladium XP Ⅱ便是最好的例子。

　　當然，以一家具有規(guī)模的處理器業(yè)者而言，設計團隊不太可能僅有一個設計專案在進行，同時有好幾個專案進行是相當常見的，Z1除了能因應智慧型手機市場所需要的應用處理器設計外，Michael Young不諱言，Z1也能應付基地臺專用的處理器設計，Z1可以平行處理多達2，304個執(zhí)行工作。他也指出，一顆應用處理器的工作負載因應不同需求，要求也會不同，Z1可以直接對應該處理器設計的多種工作負載模式來進行模擬驗證。

　　Palladium Z1相較于前一代產(chǎn)品，在各方面的規(guī)格上，都有一定程度的提升， 其鎖定的目標客戶，自然也是前面所提到的應用處理器業(yè)者。Cadence亞太區(qū)系統(tǒng)解決方案暨驗證平臺協(xié)理張永專進一步指出，以智慧型手機市場來說，的確出現(xiàn)了成長動能趨緩的狀況，但是應用處理器還是有一定的開發(fā)難度在，未來進入5G時代，設計難度并不會有所降低。所以即便客戶擁有前一代的硬體平臺，但若有了Z1，在這類處理器的開發(fā)上便能省下更多的時間與成本，嚴格來說是投資效益極高的硬體平臺。張永專也強調(diào)，舊有平臺的維護與升級，Cadence仍會持續(xù)進行，他也不諱言，現(xiàn)有的客戶群中，同時擁有新舊平臺的，亦不在少數(shù)。