2.2 TCD142D驅動電路的設計

　　從EPM7064SLC44輸出的脈沖波形RS、SH、φ1和φ2是由基本TTL電路產生的，正邏輯為5V，負邏輯為0V，而ＴCD142D要求上述信號高電平為10～12V，低電平為0V；此外，CCD為電容性負載，工作頻率高時有一定的功耗，因此需對RS、SH、φ1和φ2進行電平轉換和驅動放大。在從CPLD的輸出引腳獲得上述邏輯時序后，通過集成驅動芯片DS0026將RS、SH、φ1、φ1這四路驅動脈沖驅動放大送至TCD142D的相應輸入端以驅動CCD工作。這樣，在CCD的輸出端將得到與入射光強相對應的模擬視頻信號，并且視頻信號的輸出得到了相應的補償。

　　2.3 TCD142D視頻信號處理電路的設計

　　視頻信號處理電路的結構框圖如圖3所示。

　　圖3 視頻信號處理框圖

　　由TCD142D輸出端OS輸出的視頻信號有以下特點：

　　負極性信號

　　包含有周期性的復位脈沖串擾

　　有效信號幅值較小，約為500 mV

　　CCD輸出視頻信號的上述特點決定了它不能夠直接送入PC機進行軟件處理，必須先從硬件上對其進行量化處理。模擬視頻信號在進行A/D轉換之前先要進行一系列的預處理，消除視頻信號中的驅動脈沖（主要是復位脈沖）及噪聲等所造成的干擾，將微弱的負極性視頻信號反向、放大。在電路設計中，選用了一片AD8031運算放大器，將視頻信號及其補償輸出分別送至差動放大器的反相和同相輸出端，在進行視頻信號放大的同時消除復位脈沖所造成的干擾，并將負極性視頻信號轉換成正極性。在AD8031的輸出端接一級RC濾波器，進一步濾除噪聲。經過上述處理后的視頻信號被送入A/D轉換器進行量化。在該數(shù)據采集卡的設計中，選用8位、高速、并行、半閃速結構ADC－TLC5510芯片完成A/D轉換工作，其內部自帶采樣保持電路，這在一定程度上簡化了外圍電路的設計。只要設計合理，TLC5510的轉換速率（最小為20 MHz）完全可以滿足CCD（1 MHz）的工作要求。利用A/D轉換技術將視頻信號轉換成與之對應的、能夠反映圖像灰度變化的數(shù)字量，提高了測量精度和分辨率；當TLC 5510的輸出使能有效時，就可以將A/D轉換結果送至8位數(shù)據線上。在數(shù)據存儲器（CY 6264）寫允許及地址有效的前提下，將8位A/D轉換結果實時地存入數(shù)據存儲器中。

　　2.4 I/O接口電路的設計

　　I/O接口電路的主要功能就是將數(shù)據采集卡與PC機有機地統(tǒng)一起來。在本系統(tǒng)中，采用16腳的插座作為兩者之間的接口。兩者的通訊主要包括：接收PC機發(fā)送的各種控制命令；發(fā)送數(shù)據采集卡的各種狀態(tài)信號給PC機；接收PC機發(fā)送的數(shù)據采集卡積分時間設定命令；傳輸數(shù)據給PC機等。

　　3 數(shù)據采集系統(tǒng)軟件的設計

　　數(shù)據采集系統(tǒng)的軟件主要完成的功能有：①PC機與數(shù)據采集卡之間的通訊驅動；②CCD圖像處理，實現(xiàn)最終的設計目的。

　　3.1 通訊驅動軟件的設計

　　數(shù)據采集卡的I/O接口與PC機的打印機并口相連接，通過通訊驅動軟件的驅動，基于CPLD的線陣CCD數(shù)據采集卡可以直接接收來自PC機的控制命令，或將數(shù)據（或狀態(tài)）經并口傳入PC機，不需外加其它輔助電路。

　　該數(shù)據采集系統(tǒng)的通訊驅動軟件是用C語言設計完成的，調用基本的并行接口操作函數(shù)。用戶可以通過PC機并口完成如下工作：（1）將PC機發(fā)出的控制字寫入可編程邏輯器件，控制CCD數(shù)據采集卡的工作狀態(tài)；（2）將數(shù)據采集卡當前的狀態(tài)字讀入PC機；（3）判斷數(shù)據采集卡工作狀態(tài)位，在允許PC機讀取數(shù)據的前提下讀取外部數(shù)據存儲器中的數(shù)據。因采用標準并行打印機適配器，所以一個字節(jié)的數(shù)據要分兩次進行讀取，先讀低4位，再讀高4位，然后將兩部分合并，所得結果存入數(shù)據文件。通過I/O驅動軟件控制，PC機可以改變和設定CCD當前的積分時間及CCD當前所處狀態(tài)。