現代硬件設計規模逐漸增大，單個程序功能越來越復雜，當把多個功能復雜的程序集成到一個FPGA上實現時，由于各個程序的數據通路及所占用的資源可能沖突，使得FPGA控制模塊的結構臃腫，影響了整個系統工作效率。

　　通過FPGA的多重配置可以有效地精簡控制結構的設計，同時可以用邏輯資源較少的FPGA器件實現需要很大資源才能實現的程序。以Virtex5系列開發板和配置存儲器SPI FLASH為基礎，從硬件電路和軟件設計兩個方面對多重配置進行分析，給出了多重配置實現的具體步驟，對實現復雜硬件設計工程有一定的參考價值。

　　0引言

　　現代硬件程序設計規模越來越大，功能越來越復雜，當多個應用程序同時在一個硬件平臺上實現時，各個程序的資源使用和數據通路可能會沖突，這增加了控制電路設計的復雜程度，給開發人員增加了工作量和開發難度。通過多重配置，可以將多個應用程序根據需要分時加載到FPGA中，不僅精簡了電路設計，而且使系統更加靈活。FPGA多重配置的特點可以讓特定條件下的用戶選擇片上資源不多的FPGA去實現需要很多資源FPGA才能實現的功能，這大大降低了開發費用，同時提高了FPGA的利用率。

　　Xilinx公司Virtex5系列的FPGA具有多重配置的特性，允許用戶在不掉電重啟的情況下，根據不同時刻的需求，可以從FLASH中貯存的多個比特文件選擇加載其中的一個，實現系統功能的變換。

　　1總體設計

　　當FPGA完成上電自動加載初始化的比特流后，可以通過觸發FPGA內部的多重啟動事件使得FPGA從外部配置存儲器（SPI FLASH）指定的地址自動下載一個新的比特流來重新配置。FPGA的多重配置可以通過多種方式來實現。本文采用的是基于ICAP核的狀態機編碼方式。通過調用Xilinx自帶的ICAP核，編寫狀態機按照一定的指令流程對ICAP核進行不斷的配置，可以控制FPGA重新配置。這種方式可以在源代碼中加很多注釋，讓后來的開發者很清楚地明白ICAP核指令流順序，以及多重配置地址計算方法，是一種簡單實用的實現方法。

　　1.1硬件電路

　　多重配置的硬件主要包括FPGA板卡和貯存配置文件的FLASH芯片。FPGA選用XILINX公司Virtex-5系列中的ML507，該產品針對FPGA多重配置增加了專用的內部加載邏輯。FLASH芯片選用XILINX公司的SPI FLASH芯片M25P32，該芯片存貯空間為32 Mb，存貯文件的數量與文件大小以及所使用的FPGA芯片有關。實現多重配置首先要將FPGA和外部配置存儲器連接為從SPI FLASH加載配置文件的模式。配置電路硬件連接框圖如圖1所示。

　　在FPGA配置模式中，M2，M1，M0為0，0，1，這種配置模式對應邊界掃描加上拉，FPGA在這種模式下所有的I/O只在配置期間有效。在配置完成后，不用的I/O將被浮空［5］.M2，M1，M0三個選擇開關對應于ML507開發板上的SW3開關中的4，5，6位，在FPGA上電之前將上述開關撥為0，0，1狀態。

　　1.2軟件設計

　　從軟件設計的角度可以將FPGA多重配置主要分為兩個部分。第一部分是用戶自己開發的程序，這一部分包括用戶要在FPGA上邊實現的功能，同時也包括為重載模塊提供時鐘信號，以及觸發信號，本文觸發信號是通過用戶程序編寫串口通信協議棧來接收PC端傳輸的數字作為觸發信號。第二部分是FPGA重載配置模塊。FPGA多重配置首先要調用ICAP核，當滿足觸發條件后，采用狀態機編碼的方式對ICAP核進行賦值配置。FPGA多重配置的軟件結構圖如圖2所示。

　　重載模塊首先要調用ICAP核。ICAP原語在Xilinx的編譯軟件ISE中調用，調用路徑為Edit→LanguageTemplates，VHDL/Verilog→Device Primitive Instantia-tion→Virtex5FPGA→Config/BSCAN Components→In-ternal Config Access Por（t ICAP_VIRTEX5）。

　　ICAP_VIRTEX5調用接口如下：

　　ICAP核支持X8，X16，X32三種數據帶寬模式。在整個FPGA重配置的過程中并沒有用到ICAP核的輸出，因此在重載模塊的狀態機控制程序中不關注BUSY，O信號的值，可以不對它們賦值。用戶程序在使用接口時只需對CE，CLK，I，WRITE4個信號不斷賦值來發送命令。

　　在調用了ICAP核接口之后，通過Verilog編碼的方式實現狀態機。通過狀態機發送IPROG指令給ICAP核，ICAP核在接收到這些指令后會根據指定的地址自動加載配置文件。