隨著工藝技術(shù)的發(fā)展與市場(chǎng)需求，超大規(guī)模、高速、低功耗的新型現(xiàn)場(chǎng)可編程邏輯器件(FPGA)不斷推出，給電路設(shè)計(jì)帶來(lái)極大的方便。在采用大規(guī)模FPGA的開(kāi)發(fā)系統(tǒng)中，供電模塊的設(shè)計(jì)將直接影響到系統(tǒng)的穩(wěn)定性，因此設(shè)計(jì)出高效、穩(wěn)定的供電模塊顯得尤為重要。本文以可擴(kuò)展網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FPGA驗(yàn)證平臺(tái)為例，介紹FPGA供電模塊的設(shè)計(jì)方法。

　　目前，F(xiàn)PGA、DSP等芯片的電源供電方案主要有三種：低壓差線(xiàn)性穩(wěn)壓器(LDO)、電源模塊和開(kāi)關(guān)穩(wěn)壓電源。其中采用集成FET的稱(chēng)為DC/DC調(diào)整器，采用非集成FET的稱(chēng)為DC/DC控制器。

　　LDO的基本原理是根據(jù)負(fù)載電阻的變化情況調(diào)節(jié)自身的內(nèi)阻，從而保證穩(wěn)壓器輸出端的電壓不變，因此LDO只適用于降壓變換。其具體效果與輸入/輸出電壓比有關(guān)，變換效率可以簡(jiǎn)單地看作輸出與輸入電壓之比。由于采用線(xiàn)性調(diào)節(jié)原理，瞬態(tài)特性好。LDO本質(zhì)上沒(méi)有輸出紋波，但隨著LDO的輸入/輸出電壓差別增大或者輸出電流增加，LDO的發(fā)熱比會(huì)成比例增大，所以在散熱控制方面要求很高。LDO穩(wěn)壓器為電流輸出要求較低的應(yīng)用提供了體積小且廉價(jià)的解決方案。

　　DC/DC調(diào)整器利用了磁場(chǎng)儲(chǔ)能，無(wú)論升壓、降壓或是兩者同時(shí)進(jìn)行，都可以實(shí)現(xiàn)相當(dāng)高的變換效率。由于變換效率高，因此發(fā)熱很小，散熱處理得以簡(jiǎn)化，所以DC/DC調(diào)整器一般不再需要附加一個(gè)成本較高、面積較大的散熱器。考慮到DC/DC調(diào)整器集成有FET，使用時(shí)只需外接一個(gè)電感和必不可少的輸入電容和輸出電容，故可以使整個(gè)解決方案的空間利用率大大提高，尤其對(duì)于需要大電流的FPGA來(lái)說(shuō)十分理想。由于是開(kāi)關(guān)穩(wěn)壓器電源，與LDO相比，DC/DC調(diào)整器輸出紋波電壓較大、瞬時(shí)恢復(fù)時(shí)間較慢、容易產(chǎn)生電磁干擾(EMI)。要取得低紋波、低EMI、低噪聲的電源，關(guān)鍵在于電路設(shè)計(jì)，尤其是輸入/輸出電容、輸出電感的選擇和布局。DC/DC調(diào)整器占用面積較大。

　　DC/DC控制器和DC/DC調(diào)整器的差別主要是沒(méi)有內(nèi)置的FET。因此，設(shè)計(jì)者可以選用有特定導(dǎo)通電阻的外接FET晶體管，并根據(jù)應(yīng)用的需要調(diào)整電流，使設(shè)計(jì)具有很大的靈活性，這在需要十幾甚至幾十安培電流的特大規(guī)模FPGA開(kāi)發(fā)系統(tǒng)中非常有用。與DC/DC調(diào)整器相比，采用這種方案設(shè)計(jì)，既要選擇適當(dāng)?shù)妮斎腚娙?輸出電容、輸出電感，又要選擇符合要求的FET，增加了設(shè)計(jì)難度和總成本。此外，由于FET外置，占用空間也相對(duì)較大。

　　電源模塊從原理上來(lái)說(shuō)是個(gè)開(kāi)關(guān)穩(wěn)壓器，所以它的效率非常高。相對(duì)于普通開(kāi)關(guān)穩(wěn)壓器，它的集成度更高，因此外圍只需要一個(gè)輸入電容和一個(gè)輸出電容即可工作，設(shè)計(jì)簡(jiǎn)便，適合要求開(kāi)發(fā)周期非常短的應(yīng)用。它一般以可插拔的形式給出。由于電源模塊上集成了幾乎所有可以集成的東西，靈活性相對(duì)較差，價(jià)格也相對(duì)較高。

　　1 器件選型與功能介紹

　　本文中的交換調(diào)度系統(tǒng)的FPGA驗(yàn)證平臺(tái)采用4片Xilinx VirtexII FPGA作為網(wǎng)絡(luò)包調(diào)度器實(shí)現(xiàn)可擴(kuò)展的交換調(diào)度功能，其中VirtexII的核心電壓VCCINT為1.5V，輔助電壓VCCAUX和輸出驅(qū)動(dòng)電壓VCCO均為3.3V。由于需要對(duì)4片F(xiàn)PGA供電，電源板面積較大。為了調(diào)試方便，對(duì)整個(gè)供電電路采用單獨(dú)設(shè)計(jì)制板，根據(jù)器件和系統(tǒng)的要求，本設(shè)計(jì)采用DC/DC調(diào)整器方案。

　　采用DC/DC調(diào)整器的供電方案雖然有多種，但考慮到每個(gè)供電模塊需要對(duì)兩片F(xiàn)PGA供電，而且通過(guò)仿真估算出的每片F(xiàn)PGA的最大電流為2A左右，加上一定的裕量，因此需要單個(gè)供電模塊最大能夠提供6A左右的電流。

　　TPS54610是TI公司專(zhuān)門(mén)為DSP、ASIC和FPGA等多芯片系統(tǒng)供電而設(shè)計(jì)的一款低電壓輸入、大電流輸出的同步降壓DC/DC調(diào)整器，內(nèi)含30MΩ、12A峰值電流的MOSFET開(kāi)關(guān)管，最大可輸出6A電流。輸出電壓從0.9V到3.3V可調(diào)，誤差率為1%。開(kāi)關(guān)頻率可固定在350kHz或550kHz,也可以在280kHz到700kHz之間調(diào)整。另外，它還具有限流電路、低壓閉鎖電路和過(guò)熱關(guān)斷電路。而且TPS54610的集成化設(shè)計(jì)又減少了元件數(shù)量和體積，因此，可廣泛用于低電壓輸入、大電流輸出的分散電源系統(tǒng)中。經(jīng)過(guò)分析，采用兩片TPS54610為兩片F(xiàn)PGA供電的方案。

　　TPS54610采用28腳TSSOP封裝，其引腳排列如圖1所示。各引腳功能如下：

　　·AGND(1腳)：模擬地。

　　·VSENSE(2腳)：誤差放大反饋輸入，通過(guò)補(bǔ)償網(wǎng)絡(luò)/輸出分壓器連接輸出電壓。

　　·COMP(3腳)：誤差放大器輸出，COMP腳與VSENSE腳間應(yīng)接頻率補(bǔ)償電路。

　　·PWRGD(4腳)：當(dāng)VSENSE端的電壓高于Vref的90%時(shí)，輸出為高，否則為低。

　　·BOOT(5腳)：自舉電路輸出，在BOOT腳和PH腳之間應(yīng)連接0.022μF～0.1μF的電容。

　　·PH(6～14腳)：相輸出，功率MOSFET高低端與輸出電感的連接點(diǎn)。

　　·PGND(15～19腳)：電源地，使用時(shí)應(yīng)與AGND單點(diǎn)連接。

　　·VIN(20～24腳)：電源輸入，與PGND間應(yīng)連接10μF的電容。

　　·VBIAS(25腳)：內(nèi)部偏壓調(diào)節(jié)，與AGND引腳間應(yīng)接一個(gè)0.1μF～1μF的陶瓷電容。

　　·SS/ENA(26腳)：軟啟動(dòng)/輸入輸出使能端，可提供控制器允許工作邏輯信號(hào)。 該腳的另一個(gè)功能是通過(guò)外接電容設(shè)置軟啟動(dòng)時(shí)間。

　　·SYNC(27腳)：同步輸入，可提供外部振蕩器同步邏輯信號(hào)，此時(shí)要求RT引腳必須連接一個(gè)電阻，在內(nèi)部振蕩時(shí)用于開(kāi)關(guān)頻率的切換。

　　·RT(28腳)：頻率設(shè)置電阻輸入，在RT和AGND間連接一個(gè)電阻可以設(shè)置開(kāi)關(guān)頻率， 當(dāng)使用SYNC端時(shí)， 通過(guò)RT設(shè)置的頻率應(yīng)稍低于外部振蕩器的頻率。

　　2 電路設(shè)計(jì)

　　圖2所示為兩片F(xiàn)PGA的供電電路，其中的一片TPS54610提供兩片F(xiàn)PGA的VCCINT電壓，另一片TPS54610給兩片F(xiàn)PGA的VCCAUX和VCCO供電。設(shè)計(jì)該電路時(shí)主要應(yīng)考慮輸入輸出濾波、反饋電路以及開(kāi)關(guān)頻率的選擇等方面。

　　2.1 輸入輸出濾波

　　電路的輸入為5V直源電源，輸入濾波電容C2(C3)為330μF，可減少輸入波紋電壓。輸入旁路電容C1(C4)為10μF，可有效地去除輸入電壓中的高頻分量，這幾個(gè)電容制版時(shí)都要盡可能靠近芯片。輸出濾波網(wǎng)絡(luò)由6.8μH的電感L1(L2)與22μF的電容C11(C22)和330μF的電容C12(C16)組成。

　　2.2 補(bǔ)償網(wǎng)絡(luò)

　　圖2中的R4、R5組成的分壓網(wǎng)絡(luò)使輸出的VCCINT電壓為1.5V，R12、R13組成的分壓網(wǎng)絡(luò)使輸出的VCCO電壓為3.3V。R4(R12)、R3(R11)、R6(R14)、C8(C20)、C17(C26)與C18(C19)形成了電路的環(huán)路補(bǔ)償網(wǎng)絡(luò)。這些元器件的選取方法很多，本設(shè)計(jì)中主要考慮其穩(wěn)定性和較寬的帶寬。補(bǔ)償電路的設(shè)計(jì)首先應(yīng)考慮補(bǔ)償誤差放大器的增益不被限制。其次，補(bǔ)償誤差放大器應(yīng)將COMP引腳的波紋電壓降到100mV左右。另外，電路總的回路串?dāng)_頻率應(yīng)小于開(kāi)關(guān)頻率的1/8，同時(shí)相角裕量至少應(yīng)為45°。通過(guò)圖中補(bǔ)償元件的參數(shù)設(shè)計(jì)可將總的回路響應(yīng)串?dāng)_頻率范圍限制在10kHz～70kHz之間，相位裕量范圍設(shè)定在60°～90°之間，同時(shí)圖中各電阻的偏差應(yīng)小于1%，電容偏差應(yīng)小于10%。

　　2.3 開(kāi)關(guān)頻率的選擇

　　TPS54610的開(kāi)關(guān)頻率在280kHz～700kHz之間是可調(diào)節(jié)的。當(dāng)SYNC引腳接地時(shí)，開(kāi)關(guān)頻率為350kHz，當(dāng)SYNC接輸入電源電壓時(shí)，開(kāi)關(guān)頻率為550kHz。當(dāng)RT和AGND之間接180kΩ～68kΩ的電阻時(shí)，可以在280kHz～700kHz之間調(diào)節(jié)開(kāi)關(guān)頻率，其中電阻R的計(jì)算公式為 ，這時(shí)，SYNCH腳應(yīng)斷開(kāi)。開(kāi)關(guān)頻率的選擇要考慮轉(zhuǎn)換效率和元件尺寸，較高的工作頻率允許使用較低數(shù)值的電感和電容，反之，則因減少了內(nèi)部開(kāi)關(guān)損失而提高效率，但需較大的電感和電容以降低輸出紋波。本設(shè)計(jì)將開(kāi)關(guān)頻率選定為最高的700kHz，此時(shí)，通過(guò)計(jì)算可得R1為71.5kΩ。

　　偏置電容C6和C21采用1.0μF的陶瓷電容，連接到VBIAS腳和AGND腳之間，自舉電容C9和C25采用0.047μF的陶瓷電容，連接到BOOT腳和PH腳之間。2.4 軟啟動(dòng)及系統(tǒng)使能

　　SS/ENA腳有兩個(gè)功能：一是作為使能信號(hào)控制芯片的關(guān)閉或啟動(dòng)，啟動(dòng)閾值電壓大約為1.2V。缺省時(shí)，芯片處于關(guān)閉狀態(tài)，直到SS/ENA的電壓超過(guò)閾值電壓時(shí)，芯片開(kāi)始啟動(dòng)。TPS54610內(nèi)部慢啟動(dòng)時(shí)間為3.35ms，反饋到誤差放大器的基準(zhǔn)電壓在3.35ms內(nèi)從0V線(xiàn)性上升到0.891V，同樣地，芯片的輸出電壓在3.35ms內(nèi)上升到穩(wěn)定值。

　　另一個(gè)功能是通過(guò)與AGND腳之間連接的一個(gè)小電容Css設(shè)置啟動(dòng)時(shí)延td及軟啟動(dòng)時(shí)間tss。其中，啟動(dòng)時(shí)延td的大小與Css的大小是成比例的，即td=Css×1.2V/5μA，軟啟動(dòng)時(shí)間即輸出電壓的上升時(shí)間tss的調(diào)整是通過(guò)公式 tss=Css×0.7V/5μA進(jìn)行的。

　　因此，在為VCCINT供電的TPS54610芯片的SS/ENA腳外接一個(gè)0.056μF的電容C5，為VCCAUX和VCCO供電的TPS54610芯片的SS/ENA腳接0.33μF的C24后，外加5V電壓時(shí)，0.013ms后為VCCINT供電的TPS54610芯片開(kāi)始啟動(dòng)，經(jīng)過(guò)0.0078ms后，輸出VCCINT穩(wěn)定為1.5V。此時(shí)，PWRGD引腳輸出為高電平，為VCCAUX和VCCO供電的TPS54610芯片SS/ENA腳為高電平，0.079ms后該芯片開(kāi)始啟動(dòng)，經(jīng)過(guò)0.046ms后，VCCAUX和VCCO的輸出達(dá)到穩(wěn)定的3.3V。當(dāng)VCCINT輸出的電壓低于1.35V(即正常值的90%)時(shí)，PWRGD腳輸出為低電平，使得為VCCAUX和VCCO供電的TPS54610芯片的SS/ENA腳為低電平，此時(shí)芯片關(guān)閉，VCCAUX和VCCO輸出為0。

　　3 PCB設(shè)計(jì)

　　該電路的PCB設(shè)計(jì)采用雙層板設(shè)計(jì)。首先進(jìn)行整體布局，布局時(shí)要考慮PCB的形狀和尺寸。通常，電路板的最佳形狀為矩形，PCB尺寸過(guò)大時(shí)，印制線(xiàn)條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加;而PCB尺寸過(guò)小時(shí)，散熱不好，且鄰近線(xiàn)條易受干擾。由于設(shè)計(jì)的PCB板上有由4片TPS54610 和2片TPS79425組成的兩個(gè)供電單元，根據(jù)芯片尺寸，本次設(shè)計(jì)的尺寸為149.8mm×70.47mm。

　　確定了PCB的尺寸后，先要確定特殊元件的位置，再根據(jù)電路的功能單元，對(duì)電路中的全部元器件進(jìn)行布局。其中，需注意以下幾點(diǎn)：①易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離，熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件;②對(duì)于電位器、可調(diào)電感線(xiàn)圈、可變電容器、微動(dòng)開(kāi)關(guān)等可調(diào)元件應(yīng)放在印制板上方便于調(diào)節(jié)的地方;③應(yīng)留出印制板定位孔及固定支架所占用的位置。在本設(shè)計(jì)中，輸入的+5V電壓源插座位于板子的上方，輸出插座位于板子的左右兩側(cè)，兩個(gè)供電單元呈中心對(duì)稱(chēng)分布，距離適當(dāng)。布局時(shí)需要對(duì)所選用元件器及各種插座的規(guī)格、尺寸、面積等有完全的了解，對(duì)各部件的位置安排作合理、仔細(xì)考慮，主要應(yīng)從電磁場(chǎng)兼容性、抗干擾、走線(xiàn)短、交叉少、電源和地的路徑及去耦等方面考慮。位于電路板邊緣的元器件與電路板邊緣距離一般不小于2mm。

　　圖3所示為T(mén)PS54610的PCB線(xiàn)路連接模型。可以看到，輸入電壓腳VIN都連在一起，通過(guò)輸入旁路電容C1與PGND(電源地)相連，C1為低等效串聯(lián)電阻陶瓷電容。為了減少噪聲的影響，PCB設(shè)計(jì)時(shí)C1、C2應(yīng)盡可能靠近VIN和PGND腳。

　　TPS54610有兩個(gè)地，即電源地PGND和模擬地AGND。電源地連接嘈雜的功率信號(hào)，模擬地連接所有噪聲敏感信號(hào)。兩個(gè)地之間一旦注入噪聲就會(huì)降低TPS54610的性能，還會(huì)引起控制信號(hào)和偏置出現(xiàn)問(wèn)題，尤其在高速電路中表現(xiàn)得尤為明顯。因此，通常將電源地與模擬地分開(kāi)布線(xiàn)，并在一點(diǎn)上相連。用一個(gè)單獨(dú)的比較寬的導(dǎo)線(xiàn)作為模擬地，它連接頻率設(shè)置電阻R1，慢啟動(dòng)電容C3和偏置電容C4的接地端，并與TPS54610的AGND腳相連。

　　為了解決TPS54610芯片的散熱問(wèn)題，在其底面有一塊暴露的PowerPAD區(qū)(見(jiàn)圖3中的PowerPAD)，制作PCB板時(shí)應(yīng)將它與頂層地相接并用過(guò)孔將頂層地與PCB的地相連。過(guò)孔還可以用在輸入和輸出濾波電容的接地端。直接連接到電源地上的器件只有輸入濾波電容和旁路電容、輸出濾波電容和PGND腳。

　　PH腳與輸出電感L1相連，由于連接電路是開(kāi)關(guān)節(jié)點(diǎn)，所以L(fǎng)1要盡可能地靠近PH腳。另外，PH腳連接在一起的區(qū)域要盡可能小以防止過(guò)多的電容耦合。從圖中可以看到，PH腳通過(guò)C8連接到BOOT腳，布線(xiàn)時(shí)C8要盡可能靠近IC，使連線(xiàn)盡可能短。輸出濾波電容C9連接在VOUT和PGND間，其輸出端、L1的輸出端、PH腳和PGND腳之間組成的環(huán)路越小越好。

　　最后要進(jìn)行布線(xiàn)和敷銅。敷銅時(shí)，輸入輸出信號(hào)線(xiàn)應(yīng)盡量避免相鄰平行，最好加線(xiàn)間地線(xiàn)，以免發(fā)生反饋耦合;電源和地的導(dǎo)線(xiàn)應(yīng)盡可能用寬線(xiàn)，印制導(dǎo)線(xiàn)的拐彎處一般取圓弧形;盡量避免使用大面積銅箔，必須用大面積銅箔時(shí)，最好用柵格狀。

　　根據(jù)上述原則設(shè)計(jì)出的電路經(jīng)實(shí)際測(cè)試，電源各項(xiàng)指標(biāo)均符合系統(tǒng)要求。其中，輸出的核心電壓VCCINT為1.5V，電流為6A;輔助電壓VCCAUX為3.3V，電流為250mA;輸出驅(qū)動(dòng)電壓VCCO為3.3V，電流為5.75A。

　　FPGA供電模塊的設(shè)計(jì)，在選擇方案時(shí)，要綜合考慮系統(tǒng)要求、成本、效率、設(shè)計(jì)靈活性及封裝等眾多因素，做出全面的折衷考慮，既滿(mǎn)足設(shè)計(jì)要求，又降低設(shè)計(jì)復(fù)雜度和成本。