DSP與PCI網卡接口設計

基于DSP的嵌入式系統的以太網接口設計一直是熱門領域,目前利用的以太網控制器大多都是ISA接口。隨著PCI總線逐漸取代ISA總線的趨勢,使PCI接口的以太網控制器也成為PC機的主流,但在嵌入式領域中PCI總線的應用目前并不多見。本文將介紹利用Realtek公司生產的具有PCI接口的以太網控制芯片RTL8139實現RTL8139與DSP接口的方案。

1?RTL8139

　　RTL8139是帶PCI接口的10M/100M自適應網卡控制芯片,它提供32位PCI總線控制,支持IEEE802.3u 100Base-T和IEEE802.3x的全雙工流量控制;符合PCI 2.2標準,支持高級配置和電源接口(ACPI)和PCI對現代操作系統的電源管理(即對操作系統的直接電源管理),以提高電源管理的效率。此外,RTL8139還支持128KB的Boot ROM,提供網絡喚醒和遠程喚醒功能;含有2個2KB的收發FIFO;能夠降低網絡維護成本,消除使用障礙,而且可以很方便地使網絡由10M升級到100M,且帶寬可以達到200Mbps。RTL8139內部MAC層結構如圖1所示。

1.1 RTL8139的PCI接口

　　PCI總線分為主(Master)、從(Target)二種類型,Master可以控制PCI總線,Target不能控制PCI總線。標準的主設備至少有49條線與PCI總線相連;從設備至少有47條線與PCI總線相連。RTL8139所提供的PCI接口有51條引腳,其引腳簡介如下。

　　(1)地址/數據信號

　　AD31～0:地址、數據多路復用的輸入/輸出信號,在FRAMEB有效時,是地址期;在IRDYB和TRDYB同時有效時為數據期。

　　C/BE3～0:總線命令和字節使能多路復用信號,負責傳輸總線命令。在數據期,由傳輸字節使能信號來表示數據線上哪些字節是有效數據。

　　(2)接口控制信號

　　FRAMEB:幀周期信號,表示訪問的開始和持續時間。

　　IRDYB、TRDYB:分別表示主、從設備準備好信號,二者必須配合使用,同時有效時方能進行數據傳輸。

　　STOPB:目標設備請求停止數據傳輸信號。

　　IDSEL:初始化設備選擇信號,在參數配置讀寫傳輸期間,用作片選信號。

　　DEVSELB:設備選擇信號。

　　(3)仲裁信號

　　REQB:總線占用請求信號,表示RTL8139申請總線控制權。

　　GNTB:總線占用允許信號,表示總線控制權已經交給RTL8139。

　　主設備都必須有以上2種信號。

　　(4)錯誤報告信號

　　PERRB:數據奇偶校驗錯誤信號。

　　SERRB:系統錯誤信號。

　　(5)其他信號

　　CLK:時鐘信號,最高可達33MHz。

　　CLKRUNB:時鐘運行信號,這是RTL8139增設的信號,用來請求時鐘開始和表示時鐘狀態。

　　RSTB:復位信號,低電平有效,至少需要120ns的寬度。

　　INTAB:中斷請求信號,它需要與RTL8139的ISR和IMR寄存器配合使用。

　　在嵌入式系統中并不需要連接所有的引腳,可根據系統的實際需要進行選擇。

1.2 主要寄存器

　　RTL8139的寄存器映射到I/O空間,I/O空間有256個地址,地址偏移量為00H～FFH。下面介紹幾個比較重要的寄存器。

　　(1)Command Register

　　該寄存器地址偏移量為0037H,功能為軟復位網卡,使能網卡的發送和接收。其描述如表1所示。

(2)Interrupt Status Register

　　該寄存器地址偏移量為3EH～3FH,在INTA引腳有效時表示中斷源,與IMR寄存器配合使用,它的值影響當前所有中斷。其描述如表2所示。

　　(3)Receive Status Register

　　該寄存器通常可以從數據包的包頭中讀出,是RTL8139芯片特有的。通過它可以知道網卡收包的狀態以便進行接收處理。其描述如表3所示。

2? 系統設計方案

　　根據RTL8139的以上特點,作者設計了RTL8139與DSP之間的接口解決方案。目前DSP與PCI的接口一般有二種方案:(1)用CPLD來實現。優點是可以進行功能優化,不必實現所有PCI協議的功能,節約系統資源。占用系統資源大的用戶可以做成ASIC,有利于降低成本。但由于PCI協議的復雜性,短期內還難以做到操作穩定。(2)用專門的PCI橋芯片。PCI芯片功能強大,可減少開發時間和成本并能獲得較好的傳輸特性。目前市場上有許多PCI橋芯片產品,最為常見的是AMCC、PLX、CYPRESS等公司的產品,作者選用PLX公司的PCI9054作為本系統的PCI接口芯片。DSP與PCI接口設計方案如圖2所示。

　　DSP選用TI公司的TMS320VC5402,它的運算速度達100MIps,硬件接口功能強大(具有串行口、HPI主機接口和DMA控制器等),而且價格低廉,具有很高的性價比。接口的硬件連接如圖3所示。

圖3中,DSP通過PCI9054來讀寫PCI內存,地址空間由PCI的基地址開始。PCI9054作為DSP的從設備和RTL8139的主設備。當PCI寫時,接收寫信號,返回ready信號直到寫FIFO滿為止,并保持ready信號到寫FIFO可用。當PCI9054從RTL8139讀出數據時將保持ready信號,直到BALST信號(表示PCI總線上的最后傳輸)有效,讀周期被終止,沒有讀出的數據將被FIFO舍棄。

　　要使嵌入式DSP系統要獨立運行,必須外接EPROM或Flash存儲器用于存放程序。與EPROM相比,Flash芯片功耗低,支持在工作電壓下的擦寫,可以方便地編寫自己的Flash芯片燒錄程序,通過在片方式完成對Flash芯片的寫操作。本設計采用的是SST公司生產的SST39VF400A,它是一款基于CMOS技術的高性能、多用途的Flash存儲芯片,其存儲容量達4Mb,功耗低,使用2.7～3.3V單電源供電。為了方便程序的調試,外接了1片64K×16b的SRAM,以用于存放發送數據和接收數據,以便于對比,及時地發現數據傳輸的正確性。邏輯控制部分主要用于主處理器對外設(如PCI橋芯片、網絡適配芯片、SRAM及Flash等)的讀寫控制及地址分配。

3?軟件設計

　　軟件設計主要分為PCI網橋和網絡接口二部分。PCI網橋部分主要是對PCI9054進行初始化,即對它的PCI端配置寄存器和本地端配置寄存器進行正確的編程配置,以實現DSP與PCI網卡的無縫連接。網絡接口部分的編程包括對RTL8139進行復位初始化,數據包的接收和發送。

　　RTL8139已經實現了OSI中的物理層和數據鏈路層的功能,只需再加上高層協議即可。作為一個嵌入式系統,為了節省系統資源,需要盡量使用簡化的協議。因此IP地址和本機物理地址在初始化RTL8139時設定,采用本地管理的地址方式,上層協議進行了簡化,沒有封裝復雜的TCP協議。

　　簡化的網卡初始化程序如下:

　　#define??? CMD_RST???? 0x10?????? //復位標志

　　#define??? CMD_RE??????0x08?????? //接收使能

　　#define??? CMD_TE??????0x04?????? //發送使能

　　#define??? SUCCESS?????0xFF?????? //網卡初始化成功標志

　　Reset_init_rtl8139()

　　{

????????????? CMD=0x10;//軟復位網卡

????????????? while((read_cmd & CMD_RST)==0) read_cmd=CMD;

　　　　　　　　　　　　　　　　　　　 //檢查網卡是否復位完成

????????????? write_mac_ip();　　　　　//設定網卡的MAC地址和IP地址

????????????? CMD=CMD_RE | CMD_TE;　　 //接收發送使能

????????????? set_RxConfig();????????? //接收配置

????????????? set_TxConfig();????????? //發送配置

????????????? init_rx_addr();????????? //初始化接收緩沖區地址

????????????? Rxmissed=0;????????????? //clear 0

????????????? CMD=CMD_RE | CMD_TE;

????????????? return SUCCESS;

　　}

　　程序中:CMD為RTL8139的Command寄存器,通過它來對芯片復位并檢查復位成功與否;write_mac_ip()是向IDR0~IDR5寫入MAC地址,設定IP地址;set_RxConfig()主要是對Receive Configuration Register進行設置。此外,網卡初始化程序設定只接收物理地址匹配的包,不接收組播和廣播。

　　RTL8139接收緩沖區的大小可選,并設定為16KB。初始化過程中根據DSP的快慢還需要加一些延時,這一點非常重要。因為許多寄存器的設置都需要時間,若時間不夠,某些寄存器的值可能會設置不正確,從而導致初始化失敗,RTL8139的收發功能也會受到影響。

　　RTL8139數據的收發用中斷方式完成。當主處理器要向網上發送數據時,先將1幀數據通過DMA通道送到控制器的發送緩沖區,然后發出傳送命令,RTL8139按照PCI總線主模式將數據從發送緩沖區轉移到內部發送FIFO中。當FIFO中數據包完整時,RTL8139即開始包發送。控制器在數據發送完成后通過中斷方式通知主處理器;接收數據時,網上來的數據包首先被放在接收FIFO中,同時RTL8139要進行組播地址過濾。當接收FIFO中數據包已達到接收配置寄存器的要求時,RTL8139請求PCI總線按照PCI主模式將數據傳到接收緩沖區,接收滿1幀后,同樣以中斷方式通知主處理器。數據的收發是通過 DMA通道來完成的。中斷子程序流程圖如圖4所示。

　　數據包的封裝按照IEEE802.3協議、IP協議和UDP協議,其幀格式如圖5所示。

　　封裝的過程依次在源數據前加上UDP頭、IP頭和LLC頭。LLC頭即通常所說的以太網包頭,但也可以根據自己的需要加上其他協議如TCP、ARP或HTTP。不過在嵌入式系統中,為了節省資源,應盡量減少協議的使用。在分組語音數據傳輸中,實時語音數據可以用UDP,而控制信號可以用TCP。

4? 結束語

　　本文所提出的DSP與RTL8139的接口解決方案已在試驗中得到實現,并已用于IP分組語音數據的以太網傳輸,效果良好。隨著ISA總線的淘汰,PCI接口的網絡控制器必將在嵌入式領域中得到更廣泛的應用。