邊沿觸發器只在時鐘脈沖CP上升沿或下降沿時刻接收輸入信號，電路狀態才發生翻轉，從而提高了觸發器工作的可靠性和抗干擾能力，它沒有空翻現象。

邊沿觸發器主要有維持阻塞D觸發器、邊沿JK觸發器、CMOS邊沿觸發器等。

邊沿觸發器的類型很多，有利用CMOS傳輸門的邊沿觸發器、維持阻塞型觸發器，有利用門電路傳輸延遲時間的邊沿觸發器等。不管哪種類型的邊沿型觸發器，都能實現觸發器的次態僅僅取決于CP時鐘脈沖的下降沿（或上升沿）到達時刻輸入信號的狀態，而與其他時刻觸發器輸入信號的狀態無關。因此，邊沿型觸發器大大提高了工作的可靠性，增強了抗干擾能力。下面利用門電路傳輸延遲時間的邊沿觸發器為例，介紹邊沿觸發器的工作原理。

1、電路結構和工作原理

圖1所示為利用門電路傳輸延遲時間的邊沿JK觸發器。

圖1 邊沿JK觸發器

由圖1可知，該電路由兩個與或非門G1、 G2和兩個與非門G3、G4組成。其中G1、 G2組成基本RS觸發器，G3、G4組成輸入控制電路。G3、G4門的傳輸延遲時間大于基本RS觸發器的翻轉時間。

當CP=0時，G3、G4門被鎖定在高電平，輸入信號J、K被封鎖，即R=S=1。同時與門A、C被封鎖，基本RS觸發器通過與門B、D傳輸。此時由于R=S=1，因此基本RS觸發器狀態保持不變。即CP=0時，無論輸入端J、K狀態如何，觸發器保持原態不變。

當CP=1時，G3、G4、A、C門均被打開，此時各門電路的輸出為

可見，當CP=1時，不論輸入端J、K狀態如何，觸發器保持原態不變。

當CP的上升沿到達時（CP從0跳轉為1的瞬間），門A、C首先被打開，由于G3、G4、傳輸延遲的存在，輸入端J、K的變化不影響G3、G4的輸出，S、R仍為1，此時觸發器狀態仍然保持原態。當延遲過后，觸發器仍然保持原態不變，分析過程同CP=1時。因此，當CP為上升沿時觸發器保持原態不變。

當CP的下降沿到達時（CP從1跳轉為0的瞬間），由于CP直接加在G1、G2和門外側的兩個與門A、C上，門A、C首先被封鎖，其外側的兩個與門B、D的輸入端S、R則需要經過一個傳輸延遲時間才能隨CP=0而變為1。因此，在S、R沒有變為“1”之前，仍然保持CP下降前的值，即

設CP的下降沿到達前，觸發器的狀態為Qn=0，Qn=1，輸入端J=1，K=0，此時G3、G4的輸出為S=0，R=1。當CP的下降沿到達的瞬間，G1門的兩個與門A、B各有一個輸入為零，故此時G1門的輸出Qn+1=1。G1門的輸出反饋到G2的兩個輸入上，與門C的兩個輸入均為“1”，使G2門的輸出Qn+1=0。G2門的輸出Qn+1又反饋到G1門的輸入端。由于G3門的傳輸延遲時間足夠長，可以保證在S消失低電平之前，Qn+1的低電平已經反饋到了B門的輸入端，使G1門的輸出仍然保持高電平。當G3、G4門延遲之后，G3、G4被封鎖，輸入端J、K的變化不再影響輸出，其輸出S=R=1，因此基本RS觸發器保持原態不變。

當輸入端J、K取其他狀態的值時，其分析方法相同，請讀者自行分析。

利用上述分析方法，可以得到圖6-2-8 所示邊沿型JK觸發器的特性表如表1所示。其邏輯圖形符號如圖2所示。

圖2 邊沿JK觸發器的圖形符號

根據觸發時刻的不同，邊沿型觸發器又分為上升沿和下降沿觸發器兩種類型。如果觸發器是在時鐘脈沖CP的下降沿觸發，即為下降沿邊沿觸發器，邏輯符號中時鐘脈沖CP靠邊框處的圓圈表示下降沿觸發，符號“》”表示邊沿觸發類型。如果觸發器是在時鐘脈沖CP的上升沿觸發，即為上升沿邊沿觸發器，邏輯符號中時鐘脈沖CP靠邊框處沒有圓圈表示上升沿觸發。

2、動作特點

從上面的分析可知，邊沿觸發器的次態僅僅取決于時鐘脈沖CP的下降沿（或上升沿）到達時輸入端的邏輯狀態，而與其他時刻輸入端的狀態無關。這就是邊沿觸發器的動作特點。這一特點大大提高了觸發器的工作穩定性和抗干擾能力，在數字電路中得到廣泛的應用。

例1 在圖3所示的下降沿邊沿JK觸發器電路中，已知時鐘脈沖CP的波形和觸發器輸入端J、K的波形如圖3所示。試畫出觸發器輸出端Q的波形。設觸發器的初始狀態為0。

圖3 例1圖