課程4：Verilog語法基礎
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模。被建模的數字系統對象的復雜性可以介于簡單的門和完整的電子數字系統之間。數字系統能夠按層次描述，并可在相同描述中顯式地進行時序建模。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1630文章
21796瀏覽量
605176 -
Verilog
+關注
關注
28文章
1351瀏覽量
110258 -
時序
+關注
關注
5文章
392瀏覽量
37384
發布評論請先 登錄
相關推薦
FPGA-Verilog HDL語法參考
FPGA-Verilog HDL語法參考語法規范下列規范應用于語法描述，規則采用巴科斯—諾爾范式(B N F)書寫：1) 語法規則按自左向右
發表于 08-11 10:33
卡內基梅隴大學verilog課程講義
卡內基梅隴大學verilog課程講義
This is not one cohesive presentation on Verilog.
發表于 04-15 14:10
?0次下載
Verilog_HDL的基本語法詳解（夏宇聞版）
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的
發表于 10-08 14:48
?0次下載
工商網監
評論