就嵌入式系統和SOC而言，汽車、大規模計算、IoT和5G通信等應用使得多核異構、多處理架構的設計成為主流。在無人駕駛、AI和ML這些領域，多核異構芯片正變得越來越普遍，而在數據中心這類應用場景中，有數千個處理器——隨著功能迭代，這個數量將達到百萬兆級——在同時運行，這些不同的處理器之間的交互對系統級行為產生的影響需要有效的跟蹤和調試。

此外，RSIC-V這樣的新型處理器架構的興起也給SOC設計增加了一個前所未有的選項，芯片系統復雜度的增加使得芯片設計的投入越來越高——一顆7nm芯片從設計到流片需要2億美金——因而保障它們被正確的設計和運行最終得以變現的工具就愈發重要。

“芯片設計人員總是希望能夠更快的進行系統級芯片開發和調試，系統設計則需要增強的連接能力，基于硬件的安全防護能力，功能安全性，現場性能和功耗優化，”UltraSoC首席執行官Rupert Baines說。“與Synopsys這類設計工具公司提供的產品不同，UltraSoC的產品是以IP的方式固化在用戶芯片中，這對于用戶而言，分析和調試不僅是研發期，而且延長到了整個產品生命周期。”UltraSoC是一家為SoC設計提供內部分析、追蹤與監測IP的公司，這些IP將可擴展的分析技術和通信架構加入SoC中,包括開發、分析和數據可視化的算法及工具,以及用于信息安全的分析技術。

圖：UltraSoC為SOC提供的調試和監測工具，支持ARM、MIPS、RISC-V等多種CPU架構

UltraSoC去年10月推出了一個集成開發環境工具——UltraDevelop 2 IDE。該工具集成了調試、運行控制和性能調優功能，可為硬件、固件和軟件的運行提供集成化的視圖，以及高級異常檢測、可視化和數據科學等功能。

圖：UltraDevelop 2 IDE可為硬件、固件和軟件的運行提供集成化的視圖界面

基于Percepio的Tracealyzer功能，UltraDevelop 2為工程師提供了硬件操作和高級軟件執行的集成化可視性。對Imperas的多處理器調試器的集成，使UltraDevelop 2能夠支持多核、多線程平臺，包括利用不同處理器架構的內核組合，支持開發復雜的異構系統——如上所言，這些系統正變得越來越普遍。“打造UltraDevelop 2的目的，是為了給SoC設計人員在選擇開發平臺時提供功能和靈活性的最佳組合，并且有能力對20多種CPU架構進行實時運行控制。”Baines說，“開發人員可以從UltraSoC現有的合作伙伴處獲得和部署第三方工具，并支持底層的UltraSoC硬件功能，或者他們可以選擇UltraSoC提供的預集成配置。”

圖：AI處理器的數據處理量達到3Gbit/S，要對延時和帶寬進行分析，UltraDevelop 2通過自有數據庫比對過濾掉無效的數據，提高分析效率

UltraDevelop 2的系統級整體開發方法意味著開發人員能夠在任何抽象級別上查看和分析軟件和硬件之間的交互。據悉，Microsemi不久前推出的PolarFire SoC架構所強調的“廣泛的調試能力”正是受益于此，該架構屬于其RISC-V Mi-V生態系統。

作為一個快速增長的開源處理器，RISC-V用戶的增長迅速。據悉，目前UltraSoC的客戶中，已有一半來自RISC-V，包括Andes, Esperanto, Lauterbach, Microchip和SiFive。“Esperanto的高性能計算系統在同一顆芯片上放置了一千個RISC-V處理器和AI/ML加速器，Western Digital則承諾將其存儲處理器中的10億個核心轉換為RISC-V架構（SweRV Core處理器），”Baines說道。

和ARM等其他處理器已內置自有的ETM（嵌入式跟蹤宏單元）不同，RISC-V沒有ETM，所以，該公司在2018年初推出了業界第一款也是唯一一款專為RISC-V設計的商用追蹤編碼器IP，對指令執行和數據內存訪問進行編碼，并輸出一種高度壓縮的追蹤格式，外部軟件可以隨后獲取此數據并使用它來重建程序執行流程。其他通用功能則包括數據和指令追蹤、一系列計數器和定時器以及快速分析描繪工具。

從安全的角度講，分析工具最好是獨立于主系統，且是非侵入式的。“硬件防護分析速度更快，而且不會被惡意軟件發現，”Baines說，“同時，也要滿足結果實時可見并能夠運行軟件進行調整。UltraDevelop 2集成了諸如異常檢測和防止惡意入侵等硬件支持的安全性與安全防護特性。”

這一硬件防護功能是基于UltraSoC的裸金屬安全防護（Bare Metal Security，BMS）技術，該技術提供“比操作系統更底層”的、基于硬件的安全防護級別，對于攻擊者，BMS極難被發現或被破壞。

除了越來越多的使用高級硬件和軟件與物理世界交互使得系統對安保要求越來越高，行業標準的激增也需要對SOC的內部行為進行高粒度的監控，且不僅是開發期間，還要能夠在部署后進行分析調試。以汽車網絡安全標準SAE J3061為例，該標準要求在從開發到現場使用的整個產品生命周期中監測和控制安全保護功能，包括能夠去監測事故和侵入系統的企圖并報告此類事件。另外，類似畫面凍結誤導系統判斷的情況也需要能夠提出預警或輔助處理系統進行決策。這就要求分析工具可在已部署的產品里發現系統性和隨機性錯誤，實現新級別的安全性和安全防護功能，并支持現場系統健康監測和高級取證。

“UltraDevelop 2的基礎架構也包括專門針對提高汽車安全性與安全防護能力而優化的功能，”Baines說，“包括用于檢查冗余模塊之間一致性的鎖步監測器。”雖然大多數處理器都有鎖步功能，但在多處理架構系統中，第三方鎖步功能會更客觀。

據悉，UltraSoC去年11月和一家專精于設計和驗證高完整性關鍵系統技術的公司ResilTech達成一項合作計劃，旨在針對ISO26262標準進一步提高汽車系統的功能安全合規性。

圖：鎖步功能監測可防止處理器出現異步頻率的故障

在實時和性能關鍵型（performance-critical）應用中，周期精確追蹤正變得越來越重要，工程師需要將其硬件和軟件代碼的運行優化到單時鐘周期的水平，即被CPU、GPU、DSP或加速器所識別的最小時間單位。

UltraSoC不久前在其UltraDevelop 2 IDE中增加了周期精確的追蹤功能——RISC-V Trace Encoder追蹤編碼器，支持32位和64位RISC-V設計。該技術最初將作為UltraSoC用于RISC-V處理器追蹤解決方案的一部分提供。

Baines強調，當前處理器跟蹤解決方案只跟蹤程序流，如跳轉、分支、中斷等。但不能直接看到CPU在特定時刻所做的工作，周期精確跟蹤解決了這個問題。