作為世界各地部署最快的蜂窩技術，長期演進（LTE）技術正在加速發展，為世界各地數百萬用戶提供移動無線寬帶服務。消費者越來越希望能夠利用小外形移動器件獲得永遠在線、永遠連接的高數據率移動體驗，同時希望電池使用時間延長，以期最大限度地減少充電次數。為了滿足日益增長的移動數據需求，LTE標準已經擴大，為提供這些服務的移動運營商提供更高數據吞吐量和更高效率。LTE-Advanced是新一代移動寬帶，因而向設計人員提出了挑戰，希望他們開發出能夠提供這些服務的高能效移動器件。嵌入式處理器 、物理IP和互連結構的領先供應商ARM與嵌入式DSP內核的領先供應商CEVA合作，共同探討實現下一代移動無線寬帶設備所需考慮的設計因素。

本文首先探討3GPP release 10標準（下文稱為LTE-A），該標準于2011年3月正式批準，相應地推動了最新一代用戶設備設計。在研究標準之后，接下來將討論吞吐量限制、低延遲和低功耗方面的具體設計挑戰，提出了將ARM和CEVA目前提供的高性能、極高功效技術相結合的工業領先解決方案。

最后，通過以結論的形式，我們還考察了更廣泛的系統級設計，比如節能模式、調試和跟蹤，以及支持多模式操作。多模式操作已經成為世界各地廣泛采納的多種無線標準具備的基本特征，不僅可以應對LTE-A和LTE標準，而且還可以應對HSPA+、TD- SCDMA和其它無線技術。

什么是LTE-Advanced?

長期演進（LTE）標準Release-8于2008年12月獲3GPP首次正式批準，采用完全基于分組的協議提供無線寬帶接入，是LTE設備第一次浪潮的基礎?，F在，LTE已獲包括美國、日本、韓國和中國等在內的104個國家超過347家運營商采納（Ref GSA），成為歷史上采納速度最快的無線技術。

LTE的廣泛采納部分歸因于該標準的靈活性，能夠滿足世界各地網絡運營商的不同要求。通過將不同的3G和4G網絡整合到共同的4G平臺中，LTE有望成為全球首個統一的移動標準。隨著許可頻譜成為日益寶貴的商品，LTE提供了在廣泛的頻譜混疊中部署移動無線寬帶的能力。除了頻譜聚合靈活性之外，LTE還包括先進的信號處理技術，設計用于提高其傳輸通道在合理誤差率條件下能夠承載的頻譜效率，即比特/秒/Hz.OFDMA、SC-OFDM調制、高級前向糾錯（FEC）等技術、各種MIMO（多天線系統）技術和ARQ及H-ARQ等重新傳輸方案等全部結合，使系統穩健高效地利用有限的可用頻譜。這些先進的技術全都需要高級信號處理，同樣也需要仔細設計，以便最大限度地降低功耗（延長電池壽命），最大限度地提升高吞吐量和可靠的信號接收性能。

消費者對更高帶寬的寬帶連接（比如觀看流視頻）、更低延遲連接（比如游戲應用）的需求推動了LTE的持續演進，推動因素還有以更優化、更高效的方式來部署頻譜，從而使得網絡運營商最大限度地提高投資回報率的需求。在未來五年內，這種趨勢預計將會持續，思科（Cisco）預期2011年至2016年移動互聯網數據通信將增長18倍。

LTE-Advanced涉及最新版本3GPP release 10及以上標準。該標準建立在現有的LTE Release 8標準之上，并且保持向后兼容性。在LTE-Advanced中，已經增加了滿足上文所列要求的許多新特性，最關鍵的是，它還符合ITU批準的4G無線技術正式定義。本文尤其感興趣的新特性有：載波聚合、多層MIMO和系統考慮因素，用于高吞吐量，比如HARQ緩沖訪問和系統互連。載波聚合和多層MIMO使得吞吐量急劇增加，也向數字基帶提出新的信號處理要求。

最近幾個月，網絡運營商發布了幾個公告，聲稱他們在2013時間框架內支持LTE-Advanced的這些特性，其中包括美國的AT&T Mobility和Sprint,韓國的KT Telecom,日本的DoCoMo也在考慮采用這種技術，對其商用LTE網絡進行升級。

表1說明了標準Release 10中定義的3GPP UE分類定義。從表中可以看出，分類范圍很廣，設備生產商能夠根據終端應用和市場提供產品。通常認為，雖然Cat-8 （UE Category 8）具有引起市場關注的高吞吐量報頭，實際上，現實中很難部署Cat-8,因為它需要高達100MHz帶寬（LTE網絡目前在10MHz - 20MHz帶寬中部署）--目前，沒有任何運營商接入這種帶寬。從更實際的觀點和本文的目的出發，我們選擇探討

表1:LTE UE類型

圖1:用戶設備上層框圖

上述框圖簡單表示LTE-Advanced調制解調器如何在智能手機設計中連接，并為本白皮書中討論的調制解調器設計提供相關安排。

LTE-Advanced調制解調器由通過寬帶RF收發器IC為無線接口服務的接收和傳輸信號處理鏈組成。信號處理分成3GPP規范中定義的各層，第一層提供與信號成功傳輸和接收信號有關的所有低級信號調節，第一層的典型功能包括：前向糾錯、交織和比特流操作，星座-調制、MIMO編碼、OFDM信號調制和RFIC信號調節。所描述的第一層的全部功能均屬于CEVA處理器的范疇，同時需要控制和管理ARM CPU上執行的功能。

上層處理在ARM Cortex-R7處理器中執行，并且以上圖中的第二層和第三層表示。 ARM Cortex處理器一般執行媒體訪問控制（MAC）、分組數據匯聚協議（PDCP）、無線鏈路控制（RLC）和無線資源管理（RRM）等功能。ARM Cortex-R7處理器與運行Android等豐富操作系統的應用處理器相連。

ARM Cortex-R7處理器概述

Cortex-R實時處理器提供3.9G/LTE 和4G/LTE-Advance基帶任務所需的高性能、確定性響應時間和卓越的能效。它們具有為高吞吐量/低延遲無線系統提供高級計算性能的能力及先進的低功耗設計，因而成為調制解調器設計的首選器件。

與LTE-Advanced基帶架構特別相關的Cortex-R7處理器特性如下：

●高性能：Cortex-R7處理器提供2.53 DMIPS/MHz性能，滿足最嚴苛的基帶處理要求。

●一致性：Cortex-R7處理器包含偵測控制單元（SCU），在饋入到存儲器內的調制解調器數據和處理器數據緩存之間自動保持一致。這可節省大量的軟件開銷，以及兩個處理器之間的一致性規定。

●低延遲外設端口（LLPP）：附加AXI總線端口，專用于快速控制調制解調器硬件，不會被主AXI總線上的大量數據處理阻斷。

●低延遲RAM（LLRAM）：一種存儲器區域，用于保持關鍵軟件和數據，比如中斷服務程序（ISR）幾乎能夠立即執行，無需等待主AXI總線處理完成與/或ISR進入1級緩存。

●緊耦合存儲器（TCM）：一種有限（128 KB）存儲器資源，適用于可以訪問的最關鍵代碼和數據，不存在因AXI總線端口引起的延遲，為實時硬件，比如LTE L1物理層提供最高水平的確定性響應。

●集成通用中斷控制器（GIC）：在處理器之間實現靈活的中斷分布及快速中斷，比如從空中接口/CEVA域到ARM的路由。

●低延遲中斷模式：特別適合Cortex-R處理器系列的中斷模式，在很少的20個周期內中斷，比如用于時間關鍵空中幀處理。

●非對稱多處理（AMP）：雖然Cortex-R7處理器支持對稱多處理（SMP），但是，它還可以在SCU模塊內配置服務質量（QoS），每個處理器對選定范圍的存儲器與I/O地址擁有優先訪問權，而不會被其它處理器阻斷。

圖2:ARM Cortex-R7框圖

CEVA-XC4000概述

CEVA-XC系列DSP內核的特點是將超長的指令字（VLIW）和通過先進矢量處理提升典型DSP能力的單指令多數據（SIMD）引擎相結合。這種可擴展的 CEVA-XC架構提供了精選的非常強大的通信處理器，可以利用最少的硬件實現軟件定義的調制解調器設計。CEVA-XC4000是CEVA-XC系列的第三代產品，擁有一系列6款處理器產品，專為包括LTE- Advanced、HSPA+、TD-SCDMA、Wi-Fi 802.11ac等先進通信應用而優化。

圖3:CEVA XC4000系列框圖

CEVA-XC4000包括多達4個矢量處理單元，采用功率調節單元（PSU）、緊耦合擴展（TCE）、功率優化管道等先進機制，在每個處理器周期中以卓越的功率效率提供高達128 16x16位MAC操作。

LTE-Advanced UE數字基帶架構

圖4所示框圖是完整的LTE-Advanced調制解調器設計，該系統基本上由雙核Cortex處理器上的第一層TX處理鏈、第一層Rx處理鏈和第二/三層處理組成。第一層的控制處理也在Cortex處理器上執行，這種功能提供了接收和發送功能的低級實時控制。

LTE-Advanced實施代表某些相當重大的設計挑戰，特別圍繞高吞吐量支持、低延遲性能，以及低功耗要求，此處表示的架構利用了多種領先的技術，幫助設計人員應對這些挑戰，而無需犧牲性能。

圖4:LTE-Advanced UE數字基帶架構實例

雙核Cortex處理器具有本地存儲器，專用于加速第二層處理的實時功能以及第一層的控制功能，利用低延遲本地存儲器，比如第一層和第二層緩存，可以最大限度地減少片外存儲器訪問，從而顯著降低總體系統功耗。特別需要注意，每個內核具有TCM存儲器，可以存儲時間關鍵中斷程序，從而使它們以確定性方式執行，這在應對LTE-Advanced低延遲系統定時挑戰方面是非常重要的。兩個內核均擁有自己的本地第一層指令緩存，ARM還提供第一層數據緩存，再次幫助提高各個內核的執行效率，使得系統能夠更快地執行程序，從而更快地返回節能模式，通過最大限度地減少成本昂貴的片外存儲器訪問，使得各個內核更長時間地停留在節能模式，降低總體系統功耗。

在設計SoC時，設計人員必須特別注意存儲器和總線架構，以避免因設計瓶頸而導致性能方面付出巨大代價，或者，通過增加規格不合適的片上存儲器，既增加芯片面積，又提高了功耗，從而使得解決方案變得昂貴。Cortex-R7處理器低延遲外設端口（LLPP）用于為計算第二/三層卸載功能，比如密碼和健壯報頭壓縮（RoHC）提供了優化接口，這兩層都需要進行仔細的架構考慮，從而提供優化性能而不影響總體系統吞吐量。

通過仔細設計，利用各種片上和片外存儲器，ARM和CEVA架構可以實現性能/成本/功率的有效平衡。本地AXI總線為低延遲緊耦合存儲器提供了專門訪問，可用于不能容忍高速緩存缺失/可變延遲的時間關鍵的確定性任務。主要的AXI總線提供了對系統閃存和SDRAM構件的訪問，SDRAM構件通常是片外資源，但常常通過疊片集成到基帶封裝內，以節省PCB面積。閃存用于啟動整個系統，在啟動期間，Cortex-R7將配置CEVA子系統并初始化所有的存儲器。

表2列出了在LTE-Advanced調制解調器設計預期看到的典型存儲器類型總結。從表中可以看出，H-ARQ緩存和IQ接收緩沖器所占的基帶芯片面積不斷增大。H-ARQ緩沖器用于重組接收的數據，由于數據以軟比特形式存儲（對數似然比是“1”或“0”,而不是二進制位），因而存儲器要求快速擴展。至于縮小H-ARQ緩沖器體積的壓縮技術，還考慮將緩沖器放置在片外SDRAM中，以縮減數字基帶芯片的尺寸/成本。CEVA和ARM IP的結合有助于最大限度地縮短通過系統的處理延遲時間，還可以提供優化的總線互連，幫助實現此類存儲器優化。

表2:系統存儲器要求

LTE-Advanced SW架構

圖5是LTE-A調制解調器的典型軟件映射。從圖中可以看出，第一層處理分為發送和接收，其中一個CEVA XC4100管理發送路徑，接收器內有兩個CEVA-XC4200. 第一層用于對空中傳輸的數據進行編碼/解碼，這樣做可以通過自適應調制和編碼來最大限度地提高吞吐量，以及通過多個方案，包括前向糾錯、交錯和Hybrid-ARQ （HARQ）等最大化穩健性。HARQ是一種管理選擇性重新傳輸未正確接收數據的方案，為了管理這種過程，UE必須具有H-ARQ緩沖器。由于LTE-A的高數據率和低延遲要求，緩沖器必需相當大（參見表2系統存儲器總結），并且需要仔細管理，以期最大限度地降低最終設備的成本。

從第一層到達ARM Cortex處理器域，低級第一層控制器用于第一層調度。該功能在時間上非常關鍵，通常在0.5mS的LTE子幀水平上運行。事件由源于第一層/空中幀事件的通用中斷控制器（GIC）驅動，中斷用于Tx和Rx相關處理的Cortex-R7處理器。中斷源的數量主要取決于第一層實施，但是，饋入第一層控制器的中斷數量范圍為十幾個至 100多個?？刂破鞯挠猛臼枪芾磉M出L1的數據流以及提供從上部堆棧向下流動的所有必須的控制信息。Cortex-R7處理器具有實時特點，特別適合這一任務，利用緊耦合存儲器和低延遲管道架構，為時間關鍵任務提供有保障的運行時間。Cortex- R7處理器管道架構和分支預測器，可以幫助優化中斷響應時間，提供確定行為。在具有嚴格的實時限制時，比如在無線系統中，確定行為是非常關鍵的。由于沒有存儲器管理單元（MMU），因此，也不需要復雜的頁表移動操作，當中斷發生時，頁表移動操作將會進一步延遲響應。

非對稱多處理（AMP）是Cortex-R7處理器中提供的功能，用于配置服務質量，從而使每個處理器對選定范圍的存儲器與I/O地址擁有優先訪問權，允許某種功能和內核相較其它功能和內核擁有優先權，因此不會被其它處理器阻斷。當執行必須根據空中接口幀率以時間關鍵的方式處理有效負載數據的時間關鍵程序，比如低級第一層控制器功能時，這種功能尤其重要。

接下來，在第一層控制器上面，我們穿過3GPP規范各自的協議層。圖中所示各層映射作為實例，表明如何充分利用Cortex-R7雙核處理器基于的ARM架構，在兩個處理器之間載入平衡任務，從而幫助在軟件中保證低級實時要求。Cortex-R7處理器的緩存一致互連集成了多處理架構，從而提供了一致的編程模型，消除了多核環境的傳統復雜性。緩存一致互連管理第一層和第二層緩存，使其保持一致性，而與Cortex-R7處理器內每個內核各自的存儲訪問無關。這種架構的結果提供了安全穩健的存儲系統，通過這種系統，程序員不需要管理緩存一致性，從而在兩個內核實現無縫任務轉移，保持最佳負載平衡/功率效率。

軟件在嵌入式實時操作系統（RTOS），比如Express Logic的ThreadX[2]及Mentor Graphics的Nucleus[3]下運行，這兩者都支持Cortex-R7處理器。在堆棧頂部，我們有一個應用層，提供與系統其它部分的接口，若為USB加密狗，我們預期將在此點與USB棧連接，但是，也可以實施IP路由或應用，比如語音LTE（VoLTE）。

VoLTE是利用分組LTE網絡提供語音服務的新技術，傳統上，語音服務利用2G和3G網絡以線路交換方式提供，但是，隨著運營商尋求重新劃分2G和3G頻譜到LTE,它們需要統一的機制來傳輸語音。現在，VoLTE標準處于早期部署階段，有幾家運營商進行了部署，其中包括宣稱全球首家提供這種服務的韓國SKT.VoLTE的優勢是，可從單一LTE網絡提供語音和數據服務（而不需要傳統標準的多模支持），由于帶寬能力更高，使得運營商能夠提供更高質量的聲音，通常被稱為“高清語音”,加入VoLTE,增加了對LTE調制解調器的軟件要求，因為必須管理語音協議S/W以及LTE調制解調器。

圖5:LTE-Advanced調制解調器SW映射

節能考慮

對于任何蜂窩調制解調器設計來說，為了最大限度地降低電池消耗和使用小外形尺寸設計（通過降低散熱限制），降低功耗是必不可少的。現有多種通過仔細的設計和實施來優化系統功率的方法。

LTE-Advanced標準本身集成了多種節能模式，例如，使UE在空閑狀態時進入節能模式，UE電源狀態可以簡單總結如下：

1） 工作模式：UE處于完全工作模式，所有或大多數模塊均上電，典型應用案例情景是視頻通話、視頻流或TCP/IP數據傳輸。在此模式中，ARM和CEVA子系統均上電，支持上行和下行數據傳輸以及相關信號傳輸。

2） VoLTE模式：VoLTE（語音LTE）是在分組無線承載上支持語音服務的新興標準。VoLTE由LTE空中接口上的標準化語音編解碼/分層信號組成。語音支持帶來小型分組傳輸和接收（小的偶爾的數據傳輸），使得UE在空閑時能夠執行節能操作，ARM控制處理器將管理總體節能方案，因為它已經了解語音分組的調度，從而相應地安排CEVA進入和退出節能模式。此外，由于Cortex-R7處理器的多處理能力，VoIP棧SW以及LTE協議SW可以在同一臺裝置上實施，通過關斷其它處理器，比如運行豐富的OS的應用處理器，實現更廣泛的系統節能。

3） 空閑模式：在這種模式下，UE沒有任何活動的數據會話，但是駐留在網絡上，執行定期同步/位置更新操作，由于LTE標準是包括節能的架構，ARM控制處理器能夠相應地使UE循環進入和退出節能模式，收聽廣播信道或傳輸位置更新信息，在節能模式期間，除了配置用于在合適的時間喚醒系統的低功率定時時鐘，UE幾乎全部關斷。

ARM Cortex-R7處理器以及CEVA XC4000系列內核均通過有效的管道架構和低門數實施，以及集成先進的節能機制，比如CEVA-XC功率調節單元（PSU），以及ARM Cortex-R7處理器的高性能和低功耗能力，比如監視控制單元（SCU）、低延遲RAM（LLRAM）、緊耦合存儲器（TCM）和非對稱多處理（AMP），實現業界領先的功耗特性。

蜂窩多模支持

隨著LTE和LTE-Advanced的推出，伴隨而來的是在單一UE內支持舊網絡連通性的需求，包括2G GSM和3G WCDMA/HSPA+以及中國市場的TD-SCDMA在內的原有標準將伴隨LTE繼續存在許多年。隨著標準繼續演進，高速分組連通性在舊3G網絡上得到支持，這是網絡運營商戰略的固有部分，在運行LTE的同時，也支持HSPA+等服務。

在實施基于高功效和小外形尺寸設計等基本要求的多模式UE時，必需滿足重要的設計因素，為了支持覆蓋LTE和3G頻帶的切換和多頻帶RF,多模UE需要支持至少兩個或三個并行的空中接口。

CEVA和ARM可以提供高效的多模式支持，可以使用在同一內核平臺上支持2G/3G/LTE/LTE-Advanced的通用架構，下圖所示為2G/3G/LTE-Advanced UE的高級架構，為了促進多模式工作，覆蓋各自的頻帶，一般需要更大的數據和程序TCM存儲器，以及三種RF實例。

為了選擇最佳的空中接口，控制處理器管理著執行小區搜索和相鄰小區監控的三種模式的協調。

通過優化設計和先進的封裝技術，調制解調器生產商現在正在生產單一封裝器件，在某些情況下，結合多達6個空中接口（GSM/CDMA/TD-SCDMA/W- CDMA/LTE/LTE-A），使得設備能夠在世界各地的任何網絡上漫游。

跟蹤和調試支持

隨著基帶SoC變得極端復雜，整個SoC必須具備先進的實時調試和分析能力。為了使基于ARM和CEVA技術的SoC集成和調試變得簡單，CEVA-XC的外部總線接口采用標準AXI和APB接口，并以開放式AMBA協議為基礎。這可以簡化系統連通性，不需要調試專用總線和在不同的處理器技術之間進行橋接。

利用標準ARM ETM（嵌入跟蹤模塊），CEVA提供了全面的CEVA DSP內核的主機-PC調試，包括交叉觸發的多內核調試、真正硬件平臺的實時分析、實時跟蹤支持。采用ARM,CEVA支持全面的共調試（co-debugging），利用多內核調試器，簡化基于ARM和CEVA技術的SoC調試。

ARM Development Studio 5 （DS-5）是希望充分利用ARM應用處理器和SoC的軟件開發人員的首選工具鏈，DS-5是一種集成開發環境，包括業界最佳ARM編譯器、功能強大的OS感知調試器、全系統性能分析儀和實時系統模擬器，可以幫助工程師為ARM處理器提供優化和穩健的軟件。

結束語

從本文中我們已經看到與優化LTE-Advanced調制解調器有關的設計挑戰，尤其是實施低功耗、低延遲、高吞吐量解決方案，滿足嚴苛的4G無線空間的商業要求和技術要求，移動寬帶數據市場呈現爆炸式市場增長，已經推動標準及器件實施兩方面的創新，提供具有極低功耗和成本競爭力的高數據速率、低延遲解決方案。

標準本身通常比進入市場的產品提早三至五年，因此，需要做出許多設想，以期假設其它技術將會發展，從而幫助提高新標準的經濟效益。雖然一般說來，隨著工藝尺寸縮減，根據摩爾定律已經幫助證實的結果，每mm2每毫瓦可以容納更多的晶體管，但是，也必須進行創新，確保實施方案本身具有最高效率，從而幫助降低功耗和芯片面積（從而降低成本）。

ARM和CEVA都有專注于以低功耗作為核心要求的產品，二者結合可以為先進的4G及以上無線調制解調器提供業界最引人注目的解決方案。