色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CPU 的浮點(diǎn)運(yùn)算能力比 GPU 差,為什么不提高 CPU 的浮點(diǎn)運(yùn)算能力呢

Dbwd_Imgtec ? 來源:未知 ? 作者:李建兵 ? 2018-03-16 15:12 ? 次閱讀

問:為什么 CPU 的浮點(diǎn)運(yùn)算能力比 GPU 差,為什么不提高 CPU 的浮點(diǎn)運(yùn)算能力?


「速度區(qū)別主要是來自于架構(gòu)上的區(qū)別」是一個(gè)表面化的解釋。對(duì),架構(gòu)是不同。但是這種不同是目前各個(gè)廠家選擇的現(xiàn)狀,還是由于本質(zhì)的原因決定的?CPU 能不能增加核?GPU 那張圖為什么不需要 cache?

首先,CPU 能不能像 GPU 那樣去掉 cache?不行。GPU 能去掉 cache 關(guān)鍵在于兩個(gè)因素:數(shù)據(jù)的特殊性(高度對(duì)齊,pipeline 處理,不符合局部化假設(shè),很少回寫數(shù)據(jù))、高速度的總線。對(duì)于后一個(gè)問題,CPU 受制于落后的數(shù)據(jù)總線標(biāo)準(zhǔn),理論上這是可以改觀的。對(duì)于前一個(gè)問題,從理論上就很難解決。因?yàn)?CPU 要提供通用性,就不能限制處理數(shù)據(jù)的種類。這也是 GPGPU 永遠(yuǎn)無法取代 CPU 的原因。

其次,CPU 能不能增加很多核?不行。首先 cache 占掉了面積。其次,CPU 為了維護(hù) cache 的一致性,要增加每個(gè)核的復(fù)雜度。還有,為了更好的利用 cache 和處理非對(duì)齊以及需要大量回寫的數(shù)據(jù),CPU 需要復(fù)雜的優(yōu)化(分支預(yù)測(cè)、out-of-order 執(zhí)行、以及部分模擬 GPU 的 vectorization 指令和長流水線)。所以一個(gè) CPU 核的復(fù)雜度要比 GPU 高的多,進(jìn)而成本就更高(并不是說蝕刻的成本高,而是復(fù)雜度降低了成片率,所以最終成本會(huì)高)。所以 CPU 不能像 GPU 那樣增加核。

至于控制能力,GPU 的現(xiàn)狀是差于 CPU,但是并不是本質(zhì)問題。而像遞歸這樣的控制,并不適合高度對(duì)齊和 pipeline 處理的數(shù)據(jù),本質(zhì)上還是數(shù)據(jù)問題。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    10901

    瀏覽量

    212640
  • gpu
    gpu
    +關(guān)注

    關(guān)注

    28

    文章

    4767

    瀏覽量

    129208

原文標(biāo)題:為什么 CPU 的浮點(diǎn)運(yùn)算能力比 GPU 差,為什么不提高 CPU 的浮點(diǎn)運(yùn)算能力?

文章出處:【微信號(hào):Imgtec,微信公眾號(hào):Imagination Tech】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    【RA-Eco-RA4E2-64PIN-V1.0開發(fā)板試用】RA4E2的DSP浮點(diǎn)性能的軟件浮點(diǎn)測(cè)試和硬件浮點(diǎn)測(cè)試對(duì)比

    , atan,等等基本操作。 當(dāng)然為了測(cè)試出硬件浮點(diǎn)運(yùn)算性能,這里很有必要在測(cè)試一下軟件浮點(diǎn)運(yùn)算能力,方便做個(gè)測(cè)試對(duì)比,怎么做軟件
    發(fā)表于 12-30 17:55

    FPGA中的浮點(diǎn)四則運(yùn)算是什么

    由于定點(diǎn)的四則運(yùn)算比較簡(jiǎn)單,如加減法只要注意符號(hào)擴(kuò)展,小數(shù)點(diǎn)對(duì)齊等問題即可。在本文中,運(yùn)用在前一節(jié)中描述的自定義浮點(diǎn)格式FPGA中數(shù)的表示方法(下),完成浮點(diǎn)四則運(yùn)算的實(shí)現(xiàn)過程 1.自
    的頭像 發(fā)表于 11-16 12:51 ?349次閱讀
    FPGA中的<b class='flag-5'>浮點(diǎn)</b>四則<b class='flag-5'>運(yùn)算</b>是什么

    FPGA中浮點(diǎn)四則運(yùn)算的實(shí)現(xiàn)過程

    由于定點(diǎn)的四則運(yùn)算比較簡(jiǎn)單,如加減法只要注意符號(hào)擴(kuò)展,小數(shù)點(diǎn)對(duì)齊等問題即可。在本文中,運(yùn)用在前一節(jié)中描述的自定義浮點(diǎn)格式FPGA中數(shù)的表示方法(下),完成浮點(diǎn)四則運(yùn)算的實(shí)現(xiàn)過程 1.自
    的頭像 發(fā)表于 11-16 11:19 ?554次閱讀
    FPGA中<b class='flag-5'>浮點(diǎn)</b>四則<b class='flag-5'>運(yùn)算</b>的實(shí)現(xiàn)過程

    【RA-Eco-RA2E1-48PIN-V1.0開發(fā)板試用】在M23內(nèi)核上使用qfplib浮點(diǎn)運(yùn)算庫進(jìn)行浮點(diǎn)運(yùn)算

    運(yùn)算。難道由于硬件不支持FPU, 常用的M0/M0+/M23/M3內(nèi)核就無緣浮點(diǎn)運(yùn)算?答案是顯然不是的。 我們可以移植使用開源的qfplib庫來實(shí)現(xiàn)
    發(fā)表于 11-05 22:07

    請(qǐng)問AURIX TC3xx tricore架構(gòu)下浮點(diǎn)運(yùn)算和將浮點(diǎn)數(shù)小數(shù)點(diǎn)去掉變成整數(shù)來計(jì)算哪種方式更加節(jié)省算力?

    ? tricore架構(gòu)下CPU有專門的FPU來處理浮點(diǎn)數(shù)運(yùn)算,是否意味著用12.89參與運(yùn)算,在調(diào)用FPU來計(jì)算的情況下,計(jì)算時(shí)間不會(huì)比12890參與計(jì)算的時(shí)間長,甚至可能
    發(fā)表于 08-26 06:54

    cpu運(yùn)算器和控制器的作用是什么

    CPU運(yùn)算器和控制器是計(jì)算機(jī)的核心組成部分,它們共同完成計(jì)算機(jī)的各種運(yùn)算和控制任務(wù)。下面我們將詳細(xì)介紹運(yùn)算器和控制器的作用。 運(yùn)算器的作用
    的頭像 發(fā)表于 06-30 11:15 ?2485次閱讀

    cpu控制器負(fù)責(zé)什么運(yùn)算

    、設(shè)計(jì)和實(shí)現(xiàn)等方面的內(nèi)容。 CPU控制器的功能 CPU控制器是計(jì)算機(jī)系統(tǒng)中最重要的組件之一。它的主要功能包括: 1.1 指令執(zhí)行:CPU控制器負(fù)責(zé)執(zhí)行程序中的指令。這些指令包括算術(shù)運(yùn)算
    的頭像 發(fā)表于 06-30 11:14 ?1013次閱讀

    cpu控制器和運(yùn)算器組成的部件有哪些

    CPU(中央處理器)是計(jì)算機(jī)的核心部件,負(fù)責(zé)執(zhí)行程序指令和處理數(shù)據(jù)。CPU主要由控制器和運(yùn)算器組成,這兩個(gè)部件共同完成計(jì)算機(jī)的運(yùn)算任務(wù)。下面詳細(xì)介紹
    的頭像 發(fā)表于 06-30 11:01 ?2095次閱讀

    請(qǐng)問esp32 wroom 32u默認(rèn)開啟硬件浮點(diǎn)運(yùn)算單元了嗎?

    請(qǐng)問esp32 wroom 32u 默認(rèn)開啟硬件浮點(diǎn)運(yùn)算單元了嗎?感謝
    發(fā)表于 06-21 11:08

    在定時(shí)器內(nèi)使用浮點(diǎn)運(yùn)算的PID控制算法,程序就會(huì)重啟,為什么?

    在定時(shí)器內(nèi)使用浮點(diǎn)運(yùn)算的PID控制算法,程序就會(huì)重啟,把浮點(diǎn)數(shù)換為整形數(shù)據(jù)就不會(huì)。
    發(fā)表于 06-05 07:24

    優(yōu)秀的Verilog/FPGA開源項(xiàng)目-浮點(diǎn)運(yùn)算器(FPU)介紹

    浮點(diǎn)運(yùn)算器(英文:floating point unit,簡(jiǎn)稱FPU)是計(jì)算機(jī)系統(tǒng)的一部分,它是專門用來進(jìn)行浮點(diǎn)數(shù)運(yùn)算的(CPU中也叫ALU
    的頭像 發(fā)表于 04-26 11:27 ?3753次閱讀
    優(yōu)秀的Verilog/FPGA開源項(xiàng)目-<b class='flag-5'>浮點(diǎn)</b><b class='flag-5'>運(yùn)算</b>器(FPU)介紹

    verilog語音實(shí)現(xiàn)浮點(diǎn)運(yùn)算

    Verilog可以通過使用IEEE標(biāo)準(zhǔn)的浮點(diǎn)數(shù)表示來實(shí)現(xiàn)浮點(diǎn)運(yùn)算。下面是一個(gè)基本的Verilog模塊示例,展示了如何進(jìn)行加法、乘法和除法等常見的浮點(diǎn)
    發(fā)表于 03-25 21:49

    STSPIN32F0支持硬件浮點(diǎn)運(yùn)算嗎?

    STSPIN32F0 支不支持硬件浮點(diǎn)運(yùn)算
    發(fā)表于 03-13 06:32

    XMC7100D進(jìn)行2維浮點(diǎn)fft運(yùn)算,如何優(yōu)化?

    使用XMC72_EVK 降頻到250MHz,運(yùn)行一個(gè)2維浮點(diǎn)fft運(yùn)算,這個(gè)二維數(shù)組大小是64x128。循環(huán)運(yùn)行1000次的時(shí)間是22秒 而使用XMC72_EVK 工作在350MHz,循環(huán)運(yùn)行
    發(fā)表于 02-02 07:53

    為什么GPUCPU更快?

    GPUCPU更快的原因并行處理能力GPU可以同時(shí)處理多個(gè)任務(wù)和數(shù)據(jù),而CPU通常只能一次處理
    的頭像 發(fā)表于 01-26 08:30 ?2514次閱讀
    為什么<b class='flag-5'>GPU</b><b class='flag-5'>比</b><b class='flag-5'>CPU</b>更快?
    主站蜘蛛池模板: 国产呻吟久久久久久久92| 亚洲成年人影院| 国产国产人免费观看在线视频| 51国产偷自视频在线视频播放 | 琪琪see色原网色原网站| 久久久久久九九| 久久精品国产96精品亚洲| 精品AV国产一区二区三区| 國産麻豆AVMDMD0179| 精品无码人妻一区二区免费AV| 久久re视频这里精品免费1| 奇米狠狠干| 日本美女抠逼| 神马电影我不卡国语版| 天天射天天爱天天干| 亚洲精品国产高清不卡在线| 亚洲精品动漫免费二区| jaPanesmature儿母| 高h乱np甄宓| 韩国羞羞秘密教学子开车漫书| 精品国产乱码久久久久久夜深人妻| 全肉高H短篇合集| 亚洲国产成人久久一区www妖精 | 免费国产久久啪久久爱| 日本中文一区| 日本人bbwbbwbbwbbw| 2224x最新网站| 久久全国免费久久青青小草| 暖暖视频中国在线观看免费韩国| 欧美一第一页草草影院| 中国字字幕在线播放2019| 99久久免费看国产精品| 打扑克床上视频不用下载免费观看| 国产精品永久在线| 久久天天综合| 一扒二脱三插片在线观看| 扒开校花粉嫩小泬喷潮漫画| 国产亚洲精品久久久闺蜜| 文中字幕一区二区三区视频播放| 一一本之道高清视频在线观看中文字幕| 91九色porny蝌蚪|