一、概述

該平臺是由16nm工藝的的XCUV9P FPGA和TI公司高性能數(shù)字信號處理器TMS320C6678構(gòu)建的一款標準6U VPX高性能數(shù)據(jù)處理平臺，VPX P1上定義4個x4 GTY，P2上1路PCIe x16接口、P3~P6上引出了大量GTY/GTH以及RS422/GPIO信號。板卡提供2個FMC+接口、可搭配我司各類FMC子卡使用，實現(xiàn)數(shù)據(jù)采集回放。板卡設(shè)計滿足工業(yè)級要求，可用于軟件無線電，雷達與衛(wèi)星信號處理等。

FPGA芯片:VU9P-2FLGB2104I ；

DSP芯片：TMS320C6678；

2個標準FMC+接口,可搭配各類FMC子卡使用；

板卡全部采用工業(yè)級芯片；

二、主要技術(shù)參數(shù)

主芯片

FPGA芯片:VU9P-2FLGB2104I ；

DSP芯片：TMS320C6678；

原理框圖

主要技術(shù)指標

VU9P動態(tài)存儲性能：

緩存數(shù)量：2組獨立的DDR4 SDRAM；

存儲帶寬：每組64位，2.4GHz數(shù)據(jù)率；

存儲容量：每組最大支持4GByte DDR4 SDRAM；

FPGA與DSP之間通過RapidIO互聯(lián)；

DSP接口及性能：

DSP 外掛一組64bit DDR3顆粒，總?cè)萘?GB，數(shù)據(jù)速率 1333Mb/s；

DSP 采用EMIF16 NorFlash加載模式，NorFlash容量 32MB;

DSP 外掛一路千兆以太網(wǎng)1000BASE-T;

VPX-P0接口：：

12V供電；

VCAUX_3.3V供電；

VPX-P1接口：

4個x4 GTY，可實現(xiàn)SRIO/AORURA等；

VPX-P2接口：

4個x4 GTY，實現(xiàn)PCIe3.0x16或者2個PCIe3.0x8；

VPX-P3接口：

4組RS422,16對LVDS差分對；

VPX-P4接口：

PS x4 GTR；

VPX-P5接口：

1個x4 GTY；

VPX-P6接口：

ZYNQ PL 4個x4 GTH；

2個FMC+接口指標：

標準FMC+（HPC）接口，符合VITA57.4規(guī)范；

支持x16GTY@25Gbps/lane高速串行總線；

支持57對LVDS信號（LA/HA，無HB）；

+12V/+VADJ供電，供電功率≥15W；

物理與電氣特性

板卡尺寸：1233.35 x 160mm；

板卡供電：7A max@+12V；

散熱方式：風(fēng)冷或?qū)Ю渖幔?/p>

環(huán)境特性：

工作溫度：-40°~85°C；

工作濕度：5%-95%；

參考設(shè)計

DSP與FPGA DDR測試程序；

FMC接口測試程序；

DSP與FPGA Rapid IO測試程序；

網(wǎng)口及光纖接口測試程序；

可根據(jù)客戶要求提供定制服務(wù)；

審核編輯 黃宇