前言

現(xiàn)在的高速設(shè)計(jì)中我們不能只去單獨(dú)的分析信號(hào)完整性，電源完整性或者是EMC， 而是要整體分析，才能保證設(shè)計(jì)的成功。

背景問題：當(dāng)某層上的信號(hào)跨過相鄰參考平面的分割區(qū)域時(shí)，討論信號(hào)完整性總是會(huì)引起爭(zhēng)論。有人說信號(hào)不應(yīng)該跨分割，因?yàn)檫@將會(huì)增加串?dāng)_，并且很有可能過不了EMC，有人說如果小心設(shè)計(jì)層疊結(jié)構(gòu)和電源/地平面上分割縫隙的寬度，應(yīng)該不會(huì)有問題…那么應(yīng)該是什么樣的呢？當(dāng)然最好的回答就是“it depends！”，本文就來討論一下信號(hào)通過分割平面時(shí)的情況。

首先看一個(gè)典型的四層PCB層疊結(jié)構(gòu)，總厚度是62mil，表層為信號(hào)層，內(nèi)層為平面層，走線規(guī)則7/8mil，差分阻抗100ohm，單端阻抗56ohm。

圖1

在現(xiàn)代電子產(chǎn)品設(shè)計(jì)中，一個(gè)產(chǎn)品存在多種電源軌是很正常的，這意味著在一個(gè)四層板中，電源平面肯定會(huì)被分割，因此布線的時(shí)候存在的跨分割也就不可避免。

假設(shè)有一對(duì)表層的傳輸線跨過相鄰層50mil寬的縫隙，如圖所示為微帶線在通過縫隙前后的橫截面，從表層到參考電源層的介質(zhì)厚度H1。由于縫隙處沒有相鄰的電源參考平面，下一個(gè)參考平面是地，與底層相鄰，因此，縫隙處的介質(zhì)厚度等于H1加上1oz厚的電源層，再加下一個(gè)介質(zhì)層H2.如果電源層的厚度是1.2mil，那么間隙部分總的介質(zhì)就是51.2mil。

該拓?fù)涞囊浑A近似是具有兩種不同阻抗的三段傳輸線段的組合。第一段和最后一段都是100ohm的差分阻抗和56ohm的單端阻抗，而縫隙部分的傳輸線的差分阻抗為134ohm，單端阻抗為103ohm，其阻抗比其他部分高，所以信號(hào)在這里是發(fā)生正反射。反射的高度和寬度是對(duì)應(yīng)信號(hào)上升時(shí)間和縫隙幾何形狀的函數(shù)。上升時(shí)間越快，縫隙越寬，造成較的反射越大。圖3為仿真結(jié)果：

圖2

第一段和第三段傳輸線都是用的TLines-LineType的2D模型進(jìn)行仿真求解（ADS），縫隙處的傳輸線采用的是3D電磁場(chǎng)求解器（Momentum或者EMPro）仿真獲得，目的是為了得到信號(hào)通過時(shí)的電磁場(chǎng)效應(yīng)，介質(zhì)都是一樣的。將S參數(shù)提取出來并用于原理圖中。

拓?fù)涞目傞L(zhǎng)度為2.65inch，第一段傳輸線的長(zhǎng)度L1為500mil，第三段傳輸線的長(zhǎng)度L1為2inch，3D部分被分成三個(gè)50mil，以方便調(diào)整縫寬，并確保總長(zhǎng)度保持不變。

兩個(gè)縫隙寬度用來比較縫隙大小的影響。電源平面之間有50mil的縫隙是常見的，這里用作最壞的情況。5mil縫隙是最佳的情況，這也是傳輸線到焊盤的典型最小值。

圖3

從port1端加入差分激勵(lì)源，差分阻抗的比較如圖4所示，為了方便查看2端口阻抗，使用巴倫轉(zhuǎn)換器，將4端口轉(zhuǎn)換成2端口。紅色的是50mil gap的結(jié)果，與5mil gap的結(jié)果（藍(lán)色）相比有著較高的阻抗不連續(xù)性。這是因?yàn)榘l(fā)射脈沖的高度是由上升時(shí)間和間隙寬度共同決定的，由于上升時(shí)間在空間長(zhǎng)度上要比間隙寬度小，僅改變上升時(shí)間達(dá)不到阻抗不連續(xù)的最大值。下面通過仿真來證明。

圖4

從port2端加入激勵(lì)源，縫隙為50mil，與從port1端輸入信號(hào)比較，如下圖。由于gap之前有2.05inch的延遲，再加上傳輸線的損耗，信號(hào)邊沿會(huì)較慢。正如預(yù)期的一樣，反射的幅度的確較低。

圖5

下面是對(duì)單端情況的分析，如圖所示，紅色曲線是gap為50mil，藍(lán)色為5 mil，黑色為沒有g(shù)ap的情況。信號(hào)上升時(shí)間是20ps，同沒有g(shù)ap的情況相比，gap為50mil時(shí)的反射電壓最高，此時(shí)傳輸信號(hào)的上升時(shí)間衰減，使傳輸線延遲略微增加。

三種情況都可以看到典型的近端串?dāng)_和遠(yuǎn)端串?dāng)_曲線變化。通過縫隙時(shí)，傳輸線間的緊耦合，使得較高的反射表現(xiàn)為較大的近端串?dāng)_。

圖6

在50mil gap時(shí)近端串?dāng)_脈沖明顯的增大，但是遠(yuǎn)端串?dāng)_卻僅僅增大了一點(diǎn)點(diǎn)。與近端串?dāng)_電壓不同，遠(yuǎn)端串?dāng)_電壓的峰值隨耦合長(zhǎng)度而變化。在一定的時(shí)間延遲（TD）時(shí)，它的振幅在攻擊線信號(hào)上升時(shí)間的50％左右時(shí)達(dá)到峰值。

同樣的方式，攻擊線的信號(hào)與遠(yuǎn)端串?dāng)_電壓會(huì)耦合到受害線上，遠(yuǎn)端串?dāng)_和噪聲又耦合回到攻擊線，從而影響了上升時(shí)間。攻擊線在遠(yuǎn)端的波形是遠(yuǎn)端串?dāng)_電壓與原始信號(hào)電壓的疊加，這時(shí)信號(hào)沒有串?dāng)_。由于遠(yuǎn)端距離源端2.65inch，此時(shí)遠(yuǎn)端串?dāng)_已接近飽和。如果減少最后一段傳輸線的長(zhǎng)度到100mil，如圖7，更容易理解gap對(duì)遠(yuǎn)端串?dāng)_的影響。

紅色曲線是輸入信號(hào)（V7），上升時(shí)間是20ps，藍(lán)綠色曲線（V8）是傳輸信號(hào)到遠(yuǎn)端時(shí)的波形，亮藍(lán)色（V5）是近端串?dāng)_，亮綠色（V6）是遠(yuǎn)端串?dāng)_，墨綠色（V15）是傳輸信號(hào)在經(jīng)過TL44之后，結(jié)點(diǎn)V13的攻擊信號(hào)。因?yàn)榭p隙部的特性阻抗較高，在經(jīng)過縫隙這段傳輸線上可以看到由反射增加引起的過沖。

橘色波形（V13）顯示出遠(yuǎn)端負(fù)串?dāng)_脈沖，同V15端攻擊線信號(hào)上升沿一致。近端串?dāng)_也同V15處的正反射一致。由于攻擊信號(hào)在通過縫隙時(shí)會(huì)有延遲時(shí)，反射的額外電壓擺幅增加了遠(yuǎn)端串?dāng)_脈沖的幅度，并且其反轉(zhuǎn)形狀反映了反射脈沖的形狀，如墨綠色的波形（V14），然后遠(yuǎn)端串?dāng)_脈沖耦合回攻擊信號(hào)并使上升時(shí)間衰減，直到離開耦合部分，如品紅色曲線（V16）。

當(dāng)攻擊信號(hào)通過最后一段傳輸線TL45后，遠(yuǎn)端串?dāng)_脈沖幅度與線長(zhǎng)成正比。因?yàn)樽詈笠欢蝹鬏斁€只有100mil，所以這里并未達(dá)到最大值。

本文的問題是：當(dāng)信號(hào)通過分割平面時(shí)，傳輸信號(hào)會(huì)由于阻抗不連續(xù)引起正反射，反射的時(shí)間等于通過縫隙的時(shí)間，這就增加了信號(hào)的幅度及遠(yuǎn)端串?dāng)_脈沖的幅度，從而使傳輸信號(hào)上升時(shí)間變慢，與遠(yuǎn)端串?dāng)_的脈沖波形成比例。

圖7

將分割平面和分割邊緣處的多種回流一起考慮，此時(shí)產(chǎn)生了一個(gè)有效的槽型天線，并向外輻射噪聲。為滿足EMI FCC的B級(jí)輻射要求（3米場(chǎng)），輻射噪聲在30-80MHz時(shí)，必須小于100mV/m，在216MHz-1GHz時(shí)小于200mV/m，在這些低電壓下，EMC的失敗不需要太多的電流。

微帶線在通過分割平面時(shí)，由于回流路徑不連續(xù)，又沒有覆蓋層，因此噪聲會(huì)輻射到自由空間。可以想象能夠通過3D仿真軟件看到相鄰參考平面上縫隙處返回電流的情況。

圖8比較了單端信號(hào)在相鄰參考平面上的返回電流密度，左邊為一個(gè)4GHz正弦波通過50mil的縫隙，右邊是5mil的縫隙。之所以選擇4GHz信號(hào)，因?yàn)樗堑湫?層PCIe板上8 Gbps PCIe Gen 3的Nyquist頻率。將驅(qū)動(dòng)信號(hào)從端口1傳到端口2，端口3、4上都做好端接，可以清楚的看到參考平面上返回電流密度在分割處的分布情況。

注意受害線在縫隙邊緣處的電流密度略有增加。這表明相鄰線上的返回電流造成了前邊討論的額外的遠(yuǎn)端串?dāng)_電壓。僅從這個(gè)圖中來看的話，單端線跨分割并不是一個(gè)好的方法。

圖8

圖9是4GHz的差分信號(hào)分別通過50mil（左）和5mil（右）縫隙時(shí)在參考平面上的返回電流密度。可以看出，兩個(gè)差分對(duì)之間最大的電流密度集中在分割邊緣處，只有一小部分沿著縫隙傳出去了。

圖9

將單端信號(hào)從端口1輸入到端口2，其他端口做好端接，圖10顯示了平面層L2和L3上電流的方向。可以看到當(dāng)電流方向是從端口2到端口1時(shí)，L2上的返回電流在到達(dá)縫隙的遠(yuǎn)端時(shí)（端口1側(cè)）被分成左右兩部分。

同時(shí)也可以看到L3上有兩個(gè)反向旋轉(zhuǎn)電流，基本上都集中在間隙的左右兩半部分，它們是由于沿著L2上縫隙邊緣的反向旋轉(zhuǎn)電流將EM能量注入到平面腔中引起的。注意L2和L3上的旋轉(zhuǎn)電流方向是相反的。

圖10

但是當(dāng)在兩根傳輸線上輸入差分信號(hào)時(shí)，如圖11，可以看到電流在縫隙邊沿上的方向是相同的。同時(shí)也要注意旋轉(zhuǎn)電流在L3上是一個(gè)方向的，集中在差分對(duì)和縫隙之間的部分。

問題是即使在兩根傳輸線上輸入差分信號(hào)，也會(huì)有電流流到間隙邊緣處，從而將噪聲引入平面腔，也會(huì)輻射到自由空間去，造成EMI。

圖11

前邊分析的差分對(duì)的例子采用的是對(duì)內(nèi)完全匹配，但是實(shí)際中這種情況很少存在，像布線不等長(zhǎng)、玻纖效應(yīng)、連接器引腳長(zhǎng)度不同或者是換層時(shí)差分過孔的不對(duì)稱，這些問題都會(huì)引起對(duì)內(nèi)延遲差。當(dāng)這些情況發(fā)生時(shí)，一些差模信號(hào)會(huì)轉(zhuǎn)化成為共模信號(hào)，如圖12，轉(zhuǎn)化程度取決于對(duì)內(nèi)延遲差。在理想差分對(duì)中，Vdiff是P/N信號(hào)之前的電壓差。如果它們的相位差是180度，差模電壓會(huì)翻倍，并且不存在共模電壓。

在有偏移（skew）的時(shí)候，差分對(duì)的相位差就不是180度了，考慮到偏移的話，差分信號(hào)會(huì)變形，并且會(huì)產(chǎn)生共模電壓（Vcom）。共模電壓的幅度和形狀與相位偏移是成比例的。如果P和N的相位相同，這時(shí)沒有差模電壓，全部是共模電壓。

共模電壓也需要回流路徑，如果路徑被中斷了，它的返回電流就會(huì)像單端返回電流一樣通過分割平面。

圖12

根據(jù)一些PCIe布線規(guī)范，最差的偏移是0.21UI（一個(gè)UI是一個(gè)比特位的時(shí)間）。在PCIe Gen3 8Gbps時(shí)，0.21UI的偏移是26.3ps。

將通過50mil間隙的情況等效為對(duì)內(nèi)相移，并同理想情況的對(duì)比結(jié)果如圖13.如所期望的一樣，共模電壓通過分割平面，共模返回電流跟單端線通過分割平面時(shí)（圖8）的情況類似。唯一的區(qū)別是沒有100%的共模電流，因此也會(huì)存在差模返回電流。

圖13

最后要解決的問題是，如果在相鄰的地層和分割電源層之間有一層非常薄的介質(zhì)層，那么它將作為通過分割層時(shí)更好的返回路徑。從邏輯上講，這從信號(hào)完整性的角度來看是有意義的，因?yàn)閭鬏斁€的阻抗隨傳輸線和分割參考平面之間的電介質(zhì)厚度增加而減小。

前邊的例子我們假設(shè)的是四層板，62mil厚。這幾乎決定了疊層的內(nèi)層介質(zhì)的厚度。為了將參考平面移至接近電源平面的縫隙，這就需要PCB層數(shù)需要增加到最少6層，以保持層疊的對(duì)稱性及總厚度。

如果減小gap下邊的介質(zhì)厚度，重新仿真5mil gap，單端的情況，結(jié)果見圖14。這層薄的介質(zhì)層設(shè)為2mil，是電源平面去耦埋容芯板的常見厚度。再加上5milH1的厚度，和1.2mil厚的電源平面L2，如圖1，間隙下方總的介質(zhì)厚度為8.2mil。

左邊的圖可以看到大部分的返回電流被轉(zhuǎn)移到參考平面L2縫隙的周圍，右圖中可以看到信號(hào)通過縫隙時(shí)，大部分返回電流流向傳輸線下方的參考平面L3， 但仍有一些電流會(huì)在L2的縫隙附近，因此也會(huì)輻射出去一部分噪聲。

圖14

從信號(hào)完整性的角度看，反射信號(hào)及近端串?dāng)_噪聲基本上減少了一半，如圖15，傳輸信號(hào)的上升時(shí)間有較少的衰減，而且遠(yuǎn)端串?dāng)_也得到了提升。

圖15

再回到主題，到底哪種說法是正確的？二者都不全對(duì)，本文中討論了微帶線通過分割平面的幾種情況。從信號(hào)完整性的角度看，在一定條件下，微帶線通過分割平面是沒問題的。例如上邊的仿真，只要分割平面的間隙減小到5mil，并且在相鄰平面層之間加一層薄的介質(zhì)層時(shí)，串?dāng)_沒有明顯的增加。根據(jù)實(shí)際的噪聲容限，這個(gè)可能不會(huì)有影響。

但就通過EMC來說，還是有更多的風(fēng)險(xiǎn)和疑慮。但是不會(huì)存在一部分返回電流永遠(yuǎn)不流向參考平面縫隙的邊緣的情況，因此仍然存在EMI的風(fēng)險(xiǎn)。因?yàn)閷?shí)際設(shè)計(jì)中有很多相關(guān)性影響最終性能，所以很難有一個(gè)通用的規(guī)則在這里適用，在其他任何情況下也適用。

一般情況下微帶線應(yīng)避免跨分割，當(dāng)根據(jù)實(shí)際layout和板子的層疊結(jié)構(gòu)不能做更詳細(xì)的分析時(shí)，或許可以尋找其他可減輕噪聲輻射的方法，比如增加額外的外部屏蔽。

最后本文強(qiáng)調(diào)的是對(duì)于現(xiàn)在的高速設(shè)計(jì)，我們不能僅通過信號(hào)完整性、電源完整或EMC中的一個(gè)來限制自己的思維，必須要三者同時(shí)考慮。如果僅考慮信號(hào)完整性而不考慮EMC的話，我們可能會(huì)下錯(cuò)誤的結(jié)論，最后產(chǎn)品可能會(huì)因?yàn)镋MC兼容測(cè)試而失敗。