打開(kāi)XDS后，選擇新建New Cell的新原理圖創(chuàng)建，軟件自動(dòng)打開(kāi)新的原理圖工程。

圖 1 創(chuàng)建新的原理圖工程

在原理圖右側(cè)窗口的ComponentLib中分別將并聯(lián)RLC模型及1/4波長(zhǎng)傳輸線模型拖拽出來(lái)，如下兩圖所示。RLC并聯(lián)諧振電路在Lumped Component里面，1/4波長(zhǎng)傳輸線模型在TML庫(kù)下的Ideal TML下。

圖 2 調(diào)用1/4波長(zhǎng)傳輸線及RLC并聯(lián)諧振電路模型

為需要對(duì)模型進(jìn)行參數(shù)化及相關(guān)參數(shù)化的公式計(jì)算，需要導(dǎo)入變量，并對(duì)變量進(jìn)行賦值或者公式化的計(jì)算，在Edit中點(diǎn)擊VarEqn，點(diǎn)擊原理圖空白處即可完成變量模塊的添加，然后雙擊模塊在Name中填入變量，在Value中填入值或者公式，點(diǎn)擊“>>”圖標(biāo)完成變量添加。最后在上述添加完的傳輸線或者RLC諧振電路中填入對(duì)應(yīng)變量，即可完成對(duì)電路模型的變量化定義。

圖 3 變量的添加并對(duì)電路模型參數(shù)化設(shè)置

對(duì)于1/4波長(zhǎng)傳輸線模型，所有參數(shù)化模型配置如下圖4所示。GA/GB為端口特性阻抗50Ω的導(dǎo)納，J和K分別為耦合系數(shù)，傳輸線特性阻抗取J和K的倒數(shù)，1/4波長(zhǎng)對(duì)應(yīng)頻率取Freq（為XDS軟件自帶的全局變量），Qes及Qel分別為外部端口與相鄰諧振腔組合后的外部Q值。

圖 4 1/4波長(zhǎng)傳輸線模型及其變量設(shè)置

對(duì)于RLC并聯(lián)諧振電路，如下圖5所示，考慮變量Q可能為軟件的默認(rèn)其它模塊全局變量的可能，因此將腔體自身的Q值變量定義為xQ，一般諧振腔Q值范圍在2000~4000，因此在這里設(shè)置為3000。Fn、Ln、Cn分別為各自諧振腔對(duì)應(yīng)的等效諧振頻率及LC值。

圖 5 RLC諧振電路模型及其變量設(shè)置

最后將上述模塊和變量集合后，如下圖全鏈路的搭建所示，各個(gè)變量的初始值為根據(jù)濾波器設(shè)計(jì)參數(shù)及理論計(jì)算出來(lái)的初始值。

圖 6 全鏈路搭建

02仿真優(yōu)化配置

全鏈路搭建完后，即可查看電路S參數(shù)，因此如下圖所示，添加S參數(shù)仿真項(xiàng)目，頻率從1.6到3GHz。

圖 7 添加S參數(shù)掃描仿真

由于理論計(jì)算的結(jié)果一般都有一定的偏差，未能達(dá)到實(shí)際項(xiàng)目的設(shè)計(jì)冗余，因此需要對(duì)相關(guān)變量進(jìn)行優(yōu)化。首先需要進(jìn)行變量?jī)?yōu)化范圍的設(shè)置，在Simulation中，選擇Optimization標(biāo)簽——即為自動(dòng)優(yōu)化設(shè)置，然后對(duì)需要自動(dòng)優(yōu)化的變量勾選Enable。

圖8所示，分別對(duì)5個(gè)諧振腔的諧振中心頻率Fn變量進(jìn)行掃描范圍配置，用戶可根據(jù)自己經(jīng)驗(yàn)設(shè)置掃描范圍，一般情況下取中心頻率的+/-10%左右。

圖 8 RLC諧振電路諧振頻率變量Fn掃描范圍配置

圖9：1/4波長(zhǎng)傳輸線中的K和Qe掃描范圍，用戶可根據(jù)相關(guān)項(xiàng)目經(jīng)驗(yàn)進(jìn)行配置，一般情況下建議最小值配置為初始值的一半，最大值為初始值的2倍左右。

圖 9 1/4波長(zhǎng)傳輸線的Qe及K系數(shù)變量掃描范圍設(shè)置

接下來(lái)是優(yōu)化配置項(xiàng)及優(yōu)化目標(biāo)的添加，首先在左側(cè)項(xiàng)目管理窗口中選擇Optimetric中右鍵添加Optimization自動(dòng)優(yōu)化配置項(xiàng)，然后雙擊打開(kāi)配置項(xiàng)目，在彈出窗口的add中添加對(duì)應(yīng)反正目標(biāo)的S參數(shù)，由于對(duì)濾波器的回?fù)p及插損的帶外抑制都有限制。因此對(duì)于帶內(nèi)的S11/S22在1805-1880MHz限制為小于-22dB（相比-20dB的設(shè)計(jì)指標(biāo)預(yù)留2dB余量），帶外抑制S21在1600-1685MHz及2000-3000MHz頻段需要57dB以上的衰減，因此目標(biāo)設(shè)置為小于-57dB，下圖中藍(lán)色實(shí)線框?yàn)閷?duì)應(yīng)S參數(shù)下各頻率范圍設(shè)置。優(yōu)化算法選擇Newton算法，可在Setup中選擇對(duì)應(yīng)算法的迭代次數(shù)為100次，誤差為0，對(duì)應(yīng)不同的工程優(yōu)化算法可能不一，用戶需要根據(jù)實(shí)際情況，靈活調(diào)用優(yōu)化算法。

圖 10 自動(dòng)優(yōu)化項(xiàng)目的配置

優(yōu)化項(xiàng)目配置完畢后，即可如下圖所示右鍵選擇仿真，并點(diǎn)擊開(kāi)始按鈕，XDS會(huì)自動(dòng)根據(jù)上述變量的范圍進(jìn)行自動(dòng)的掃描計(jì)算，在彈出窗口中會(huì)分別顯示對(duì)應(yīng)不同目標(biāo)當(dāng)前優(yōu)化值及限制門(mén)限值，軟件根據(jù)Cost值去自動(dòng)判斷是否達(dá)標(biāo)且停止優(yōu)化。下圖中，Cost值達(dá)到0后，自動(dòng)優(yōu)化自動(dòng)停止，并點(diǎn)擊Update Design后，軟件會(huì)將自動(dòng)優(yōu)化完畢的變量值寫(xiě)到原理圖變量中。

圖 11 自動(dòng)優(yōu)化仿真

03優(yōu)化結(jié)果輸出

優(yōu)化完畢后，可在軟件中查看相關(guān)的S參數(shù)結(jié)果，用戶可以通過(guò)標(biāo)記Mark值讀取對(duì)應(yīng)頻點(diǎn)的值?？蓮南聢D看出，結(jié)果均在自動(dòng)優(yōu)化目標(biāo)要求范圍內(nèi)。

圖 12 自動(dòng)優(yōu)化仿真

下圖為軟件根據(jù)優(yōu)化結(jié)果，自動(dòng)更新對(duì)應(yīng)變量的值，從而實(shí)現(xiàn)了耦合系數(shù)的優(yōu)化提取。用戶可根據(jù)相關(guān)的耦合系數(shù)值、外部Q值去完成腔體濾波器3D模型的設(shè)計(jì)，或者根據(jù)變量值的趨勢(shì)變化對(duì)3D模型進(jìn)行調(diào)優(yōu)設(shè)計(jì)。

圖 13 自動(dòng)優(yōu)化后更新的變量值

總結(jié)

本文主要介紹了如何使用XDS平臺(tái)完成射頻濾波器的原理圖參數(shù)化設(shè)計(jì)及其耦合系數(shù)優(yōu)化提取流程：用戶可根據(jù)理論對(duì)濾波器耦合系數(shù)進(jìn)行初步的計(jì)算，利用XDS的原理圖模塊進(jìn)行電路拓?fù)涞拇罱ǎ谠韴D中可使用XDS提供的阻抗變換器、RLC并聯(lián)諧振器進(jìn)行參數(shù)化設(shè)置。最后通過(guò)XDS原理圖的自動(dòng)優(yōu)化功能，針對(duì)S參數(shù)目標(biāo)值進(jìn)行了參數(shù)化模型的自動(dòng)掃參優(yōu)化。

XDS是面向射頻系統(tǒng)設(shè)計(jì)及仿真的軟件平臺(tái)，支持射頻系統(tǒng)原理圖的鏈路搭建及參數(shù)化建模，并可實(shí)現(xiàn)自動(dòng)優(yōu)化、Tune、參數(shù)化掃描、蒙特卡洛等高級(jí)分析功能，可以幫設(shè)計(jì)工程師節(jié)省時(shí)間，縮短設(shè)計(jì)的周期，提高設(shè)計(jì)效率。

關(guān)于芯和半導(dǎo)體EDA

芯和半導(dǎo)體提供“半導(dǎo)體全產(chǎn)業(yè)鏈仿真EDA解決方案”，是新一代智能電子產(chǎn)品中設(shè)計(jì)高頻/高速電子組件的重要工具，擁有領(lǐng)先的2.5D/3D Chiplet先進(jìn)封裝設(shè)計(jì)分析全流程的EDA平臺(tái)。產(chǎn)品涵蓋三大領(lǐng)域：：

芯片設(shè)計(jì)：匹配主流晶圓廠工藝節(jié)點(diǎn)，支持定制化PDK構(gòu)建需求，內(nèi)嵌豐富的片上器件模型，幫助用戶快速精準(zhǔn)地實(shí)現(xiàn)建模與寄生參數(shù)提取。

封裝設(shè)計(jì)：集成多類封裝庫(kù)，提供通孔、走線和疊層的全棧電磁場(chǎng)仿真工具，為2.5D/3DIC先進(jìn)封裝打造領(lǐng)先的統(tǒng)一仿真平臺(tái)，提高產(chǎn)品開(kāi)發(fā)和優(yōu)化效率。

系統(tǒng)設(shè)計(jì)：基于完全自主產(chǎn)權(quán)的EDA仿真平臺(tái)，打通整機(jī)系統(tǒng)建模-設(shè)計(jì)-仿真-驗(yàn)證-測(cè)試的全流程，助力用戶一站式解決高速高頻系統(tǒng)中的信號(hào)完整性、電源完整性、熱和應(yīng)力等設(shè)計(jì)問(wèn)題。

關(guān)于芯和半導(dǎo)體

芯和半導(dǎo)體是一家從事電子設(shè)計(jì)自動(dòng)化（EDA）軟件工具研發(fā)的高新技術(shù)企業(yè)，以仿真驅(qū)動(dòng)設(shè)計(jì)，提供覆蓋IC、封裝到系統(tǒng)的具備完全自主知識(shí)產(chǎn)權(quán)的全產(chǎn)業(yè)鏈 EDA 解決方案，支持SoC先進(jìn)工藝與Chiplet先進(jìn)封裝，致力于賦能和加速新一代高速高頻智能電子產(chǎn)品的設(shè)計(jì)，已在5G、智能手機(jī)、物聯(lián)網(wǎng)、人工智能和數(shù)據(jù)中心等領(lǐng)域得到廣泛應(yīng)用。

芯和半導(dǎo)體創(chuàng)建于2010年，現(xiàn)已榮獲國(guó)家級(jí)專精特新小巨人企業(yè)、國(guó)家科技進(jìn)步獎(jiǎng)一等獎(jiǎng)，公司運(yùn)營(yíng)及研發(fā)總部位于上海張江，在蘇州、武漢、西安和深圳設(shè)有研發(fā)分中心，在北京、深圳、成都、西安、美國(guó)硅谷設(shè)有銷(xiāo)售和技術(shù)支持部門(mén)。