集成電路 （IC） 設計團隊通常在預定最后送交制造（tapeout）期限臨近時承受著巨大的壓力。更糟糕的是，他們往往還面臨著后期工程變更命令 （Engineering Change Order），這些可能導致額外的耗時工作，例如由于一個小的變更就需要全部重新對布局進行填充。對于45納米及以下的情況，新的制造要求不僅大大提高了金屬填充位置的復雜性，還顯著增加了設計中填充組件的數量。填充的目的已經有所變化，以前是為了確保整個布局內最低的金屬密度，而現在是為了達到最大的目標密度。此外，開發密度梯度檢查是為了確保相鄰位置內的填充密度之間能夠順利過渡。對于20納米及以下的情況，填充要求還必須包括符合多重曝光限制以確保光罩平衡，且設計工程師不僅需要在后段制程 （BEOL） 金屬和導孔層（via）上添加多層的填充并且在前段制程 （FEOL） 的各層也需要添加。

所有這些有關填充的變化要求復雜的新型填充類型和填充策略的支持，因為填充不再只影響平坦性問題，且已經拓展到多個可制造性問題。填充現在還直接影響著設計的性能。如基于單元的填充和 多重曝光 感知填充等技術已經被開發并整合到填充引擎中，為設計團隊提供了一種可以從自動布局布線（P&R）工具直接調用的自動填充流程，以確保其能夠便利地開展設計流程，并獲得正確的設計結果。然而，為了得到準確且經過優化的填充位置，設計人員需要一個特別調整的環境以應對不斷增加的新的檢查和限制要求。

布線工具是用來創建數以百萬計的連接，不符合復雜的跨層填充要求。新技術中填充圖形的數量有可能超過十億個新對象，這讓 P&R 系統面臨的挑戰變得更加復雜。送交制造 （Tapeout） 過程中較晚出現的 ECO 必須得到高效準確的處理，否則替換填料和重新確認時序的復雜性可能對檔案大小、運行時間和時序收斂產生不利影響，進而導致送交制造交付延遲。為了平衡時序分析 在P&R 系統運行時間，EDA 行業已經開發出一種流程，讓所有填充圖形都存放在磁盤的一個單獨檔案中，使用提取工具將它們與版圖檔案結合起來。這種流程在計算時序的影響時并不會減慢后端的流程。

為了解決這些問題，有效的 ECO 填充策略必須是準確快速的，同時只能集中處理被 ECO 影響的設計部分。藉由刪除并替換該區域內填充，并僅重新驗證受影響區域內的時序，我們可以減少運行時間，管理文件大小，盡量減少時序的影響（圖1）。藉由嚴格限制 ECO 填充操作只在實際光罩制作發生變化的地點，我們能限制必須對誤差進行評估、編輯和重新填充的區域的大小。這種面積減少方法先是生成排除區域，然后將可填充數據庫剪裁到僅包含設計 ECO 周圍的區域。如果設計人員可以使用與晶圓代工相同的設計規則檢查 （DRC） 簽核工具，更準確地減少這些區域這工作就會變得更加簡單。

圖1、填充 ECO 策略可以調整在 ECO 變更周邊的填充，不需要為整個版圖全部重新生成填充，節省了送交制造最后期限的寶貴時間

還有一個問題是數據庫的大小。僅刪除 ECO 區域周圍的填充圖形需要將填充層次結構平面化，這可能導致填充數據庫呈現爆炸性膨脹。為解決這個問題，智慧的 ECO 填充技術先找到包含與 ECO 設計圖形沖突的需要刪除的填料的單元，再將填充層次結構中最低層次上的最少數量的單元進行平層化。然后它僅重新填充發生 ECO 變更的區域，而不是重新填充整個芯片。

藉由嚴格限制ECO填充操作只在實際光罩制作發生變化的地點，我們能限制必須對誤差進行評估、編輯和重新填充的區域的大小。這種面積減少方法先是生成排除區域，然后將可填充數據庫剪裁到僅包含設計 ECO 周圍的區域。顯然，這里有一個平衡點，如果要被重新填充的面積過大，那么這種策略無法保證規模和精度。一般來說，ECO 填充策略只有在變更影響不足1%的設計區域時是最有效的。不止如此，實際上，ECO 填充流程的運行時間可能超過正常填充流程的時間。然而，在這種情況下，設計人員還必須考慮盡量減少時序的影響和光罩的成本能否抵消運行時間上的劣勢。

多個小的變化區域比較適合選擇 ECO 填充策略，例如門（gate）功能的變化，這些變化要求在有限區域內進行局部路徑重繞。要變更整個區塊更為有效率的方法，只需要從頭重新填充設計，在這些情況下，分層做法是個不錯的選擇。

為了充分利用這些新的填充技術，不只是工具需要提供所需的功能，而晶圓代工廠還要提供使流程變得易于使用的支持文件也是至關重要的。隨著設計人員逐漸掌握 ECO 填充技術，將來他們能夠在其設計過程中使用這些技術，更好地管理后期設計變更，維護先進制程設計的送交制造進度。