這期文章，作者君想從模擬電路的角度，給大家講講一個(gè)對(duì)于模擬工程師來說，既熟悉又有點(diǎn)陌生的內(nèi)容：ESD Electrostatic discharge， 也就是所謂的“靜電保護(hù)”。

Wikipedia里面是這樣定義的：Electrostatic discharge (ESD) is the sudden flow of electricity between two electrically charged objects caused by contact。翻譯過來呢，就是指兩個(gè)儲(chǔ)存有電荷的物體相互接觸時(shí)候產(chǎn)生的瞬時(shí)電流。

最近作者君做的項(xiàng)目呢，對(duì)于ESD的要求比較嚴(yán)格，就經(jīng)常和一個(gè)ESD部門的哥們討論學(xué)習(xí)一下。他告訴我說，ESD可以在任何地方發(fā)生，無論是制造，生產(chǎn)，裝配，測試，甚至運(yùn)輸及現(xiàn)場應(yīng)用。當(dāng)時(shí)我就有一種想放棄治療的想法。。。。

那么，問題來了，我們?cè)趺丛陔娐分袑?duì)其進(jìn)行模擬并仿真呢？一般我們熟悉并且在電路仿真里面需要用到的模型有兩種：CDM和HBM.

CDM就是所謂的Charge Device Model，HBM就是所謂的Human Body Model。

兩者對(duì)比可以看出，一般來說CDM的電流比HBM的電流大一些、也快一些，因?yàn)椴o較大的電阻在放電通路上面限制放電的過程。

因此，在ESD的仿真中，需要在supply上添加這樣一個(gè)pulse電壓。例如在某個(gè)工藝情況里：CDM情況下，supply上面需要加入一個(gè)高達(dá)15V的pulse，上升沿和下降沿都是200ps，持續(xù)4ns。而在HBM的情況下，這個(gè)pulse的peak電壓僅僅只是6V，上升沿和下降沿是2ns，持續(xù)時(shí)間400ns。

這里插入一句那個(gè)哥們的話：“我們就是計(jì)算這種 secondary 的ESD的相關(guān)數(shù)值給你們用的啦?！闭f罷，事了拂衣去，深藏身與名。。。（說白了就是不告訴你怎么算，氣死你……）

等等，為什么上來就說到了secondary ESD protection呢？既然有secondary ESDprotection，那primary ESD protection在哪里呢？

我們熟悉的IO結(jié)構(gòu)，那種上下各有一個(gè)diode的pad，就是primary esd protection：

比如HBM模型里面，IO被加上一個(gè)+2000V的高壓，則上面的diode D1就自然導(dǎo)通了，外界的高壓順著VDDP被迅速導(dǎo)走。同理，若是加上一個(gè)-2000V的高壓，D2就導(dǎo)通了，大電流從VSSP快速流向IO，也未傷及內(nèi)部的電路。

在這里，作者君想問大家一個(gè)問題：VDDP和VSSP都是給IO的diode們提供偏置的supply。那么VDDP和VSSP的IO 又當(dāng)是怎么樣的呢？還能上下各放一個(gè)diode嗎？

快速思考一秒后……

肯定不能是這樣的嘛！感覺就是不能這樣……

那沒有了上下兩個(gè)diode，要如何保護(hù)VDDP和VSSP的IO呢？

嘿嘿，不如去看看VDDP和VSSP的IO電路好了！

因此，此處應(yīng)當(dāng)有另外的ESD保護(hù)電路在VDDP的IO和VSSP的IO之間。比如VDDP被加上+2000V的高壓時(shí)，通過這個(gè)ESD diode快速導(dǎo)走高壓電流。而當(dāng)VDDP是0，而VSSP被加上+2000V的高壓時(shí)，這個(gè)……

等等，容在下先想想，這里有兩個(gè)方向相反的diode嗎？

……

一秒后。

如果VSSP被加上了+2000V，那么豈不是所有的IO都挺熱鬧了？

為什么這么說？

嘿嘿，所有的nwell都是被VDDP給biased成為0V，而substrate因?yàn)閂SSP變成了2000V，那么，豈不是所有的nwell和sub之間的寄生diode都被打開了？

哇！想想看，聽起來好歡樂的場景啊！

然后，作者君聽說，還有一個(gè)所謂的“1 Ohm”原則，據(jù)說是從IO到那些esd diode之間的導(dǎo)通電阻必須要小于1 Ohm，以免寄生電阻太大，影響了快速放電的效果，避免有些“漏網(wǎng)之魚”流到內(nèi)部電路里面去了。所以大家若是仔細(xì)看看IO的版圖，會(huì)發(fā)現(xiàn)那里metal真是密密麻麻的，“無所不用其極”。

最后，再多說一個(gè)小的電路（懶得畫圖，所以拿來借用一下）：

這也是一個(gè)ESD的保護(hù)電路。為什么要說這個(gè)呢？因?yàn)樽髡呔蛱靹倓偙灰笤谧约簝?nèi)部的電路上面加一個(gè)nmos的switch，這個(gè)nmos的gate就是圖中A點(diǎn)。而且被人告知，這也是secondary ESD protection。（請(qǐng)大家注意，這個(gè)fig.1是io的一部分，那個(gè)大的nmos Mclamp并不是內(nèi)部電路。這里是在說內(nèi)部電路可以使用io的內(nèi)部節(jié)點(diǎn)進(jìn)行控制）

我們簡單分析一下：如果VDD上面有高壓pulse的時(shí)候，因?yàn)?a href="http://m.1cnz.cn/tags/電容/" target="_blank">電容的電壓滯后作用，電容上面的電壓并沒有跟著VDD迅速提高。因此此時(shí)Mp的gate電壓值比source小了不少，導(dǎo)致Mp導(dǎo)通，A點(diǎn)也被連到了VDD上面，巨大size的Mclamp被打開，VDD和VSS通過Mclamp連在了一起。這樣一來，VDD上面的pulse就這樣被巨大的Mclamp給導(dǎo)走了，因此，我們脆弱的內(nèi)部電路也就被保護(hù)了起來。

再回到作者君被要求加switch的地方。那個(gè)nmos的switch其實(shí)類似于一個(gè)power down的功能，只是被圖中的A點(diǎn)控制著。當(dāng)出現(xiàn)很嚴(yán)峻的ESD event的時(shí)候，內(nèi)部電路能關(guān)斷的趕緊關(guān)斷，千萬不能給ESD的大電流有可乘之機(jī)。

最后推薦大家一篇博士論文：http://www-tcad.stanford.edu/tcad/pubs/theses/ShuqingCao.pdftp://http://www-tcad.stanford.edu/tcad/pubs/theses/ShuqingCao.pdf

這篇論文里面還很詳細(xì)的講了隨著工藝的縮小，所謂的ESD Design Window是如何越來越小的。因?yàn)間ate oxide的尺寸越來越小，gate的擊穿電壓也會(huì)變小，ESD protection的可以使用的范圍也越來越小。聽起來真是很可憐！

據(jù)作者君的比較，0.18um的IO和28nm的IO大小并無很大區(qū)別（甚至28nm的似乎看起來更大一些）。花了那么多力氣減小工藝尺寸，即使內(nèi)部電路變小，卻被IO的面積給瓶頸了。這真是個(gè)悲傷的故事?。?/p>

最后多說一句：ESD經(jīng)常跟leakage之間需要tradeoff。esd diode太大，protection變好，leakage卻會(huì)變得比較惡劣，影響正常工作時(shí)的性能。需要使用的時(shí)候權(quán)衡利弊。