西門子EDA全球客戶支持部門客戶關(guān)懷系列技術(shù)文章。

本系列，我們的產(chǎn)品技術(shù)專家將結(jié)合電子系統(tǒng)設(shè)計軟件的新功能和應(yīng)用熱點進行選題，本期主題為Xpedition Schematic Analysis 原理圖完整性分析工具簡介，敬請參閱！

如今的原理圖設(shè)計變得非常復(fù)雜，無法僅憑目視評審進行全面檢查。如果沒有適當(dāng)?shù)脑韴D驗證，可能會導(dǎo)致額外的硬件重新設(shè)計、延遲上市時間、增加現(xiàn)場退貨率以及降低產(chǎn)品質(zhì)量的風(fēng)險。通過進行原理圖完整性分析，可以避免潛在的設(shè)計缺陷和邊際性問題。

Xpedition Schematic Analysis提供了預(yù)定義的檢查和廣泛的智能組件模型庫，能夠自動對原理圖上的所有網(wǎng)絡(luò)進行全面檢查，從而節(jié)省設(shè)計團隊數(shù)百小時的目視檢查和實驗室調(diào)試時間。

Xpedition Schematic Analysis原理圖完整性分析可以集成多個板設(shè)計的數(shù)據(jù)進行系統(tǒng)級驗證。它是一種基于規(guī)則且不限定CAD軟件的技術(shù)，可以與您的設(shè)計同時進行，提高設(shè)計質(zhì)量，而不會影響硬件開發(fā)的進度。

使用Xpedition Schematic Analysis，可以在產(chǎn)品設(shè)計的早期階段通過原理圖網(wǎng)表和BOM來查找原理圖上的缺失或錯誤，從而避免在項目晚期浪費時間和材料。

由于對原理圖上的所有網(wǎng)絡(luò)進行全面檢查，Xpedition Schematic Analysis有可能發(fā)現(xiàn)僅使用仿真工具無法察覺的問題。以下是一些示例：

例如，某個IC的管腳根據(jù)廠家規(guī)范需要連接一個電容到地，如果在原理圖中未進行連接，將會觸發(fā)錯誤提示。

或者如下圖所示的二極管方向驗證。

又或者是總線上的錯誤。如下圖所示，一個IC的bit 5連接到另一個IC的bit 7。

還有差分管腳驗證，例如下圖所示的差分對的正負(fù)兩端接反的情況。

此外，還可以驗證組件的管腳電壓參數(shù)，包括最大、最小和邏輯閾值。例如，過高或過低的輸出電平可能導(dǎo)致接收端的邏輯位誤判:

或者過高或過低的電平輸出可能導(dǎo)致接收端組件損壞:

要進行這些類型的檢查，需要有相應(yīng)的組件模型來提供每個管腳的特性和要求。Xpedition Schematic Analysis提供了一個包含數(shù)百萬個組件的在線模型庫，方便用戶使用。對于特殊的組件，用戶還可以利用付費咨詢服務(wù)或使用Xpedition Schematic Analysis提供的模板自行對有源或無源組件進行建模。

通過在原理圖捕捉過程中而不是之后進行全自動化的原理圖驗證，開發(fā)過程可以向左移動。其中一個明顯的好處是減少硬件重新設(shè)計，從而縮短設(shè)計周期和降低成本。