在高性能應(yīng)用中，例如通信、無(wú)線基礎(chǔ)設(shè)施、服務(wù)器、廣播視頻以及測(cè)試和測(cè)量裝置，當(dāng)系統(tǒng)集成更多功能并需要提高性能水平時(shí)，硬件設(shè)計(jì)就變得日益復(fù)雜，為系統(tǒng)提供參考時(shí)序的板級(jí)時(shí)鐘樹也走向這種趨勢(shì)。在進(jìn)行時(shí)鐘樹設(shè)計(jì)時(shí)， “ 一成不變 ” 的策略并不適用，優(yōu)化時(shí)鐘樹以滿足性能和成本的要求取決于多種因素，包括系統(tǒng)架構(gòu)、集成電路（ IC ）時(shí)序需求（頻率、信號(hào)格式等）和終端應(yīng)用的抖動(dòng)需求。

參考時(shí)序 - 何時(shí)使用晶體或時(shí)鐘

第一個(gè)設(shè)計(jì)原則是理清硬件設(shè)計(jì)的參考時(shí)鐘需求，并選擇用于系統(tǒng)中處理器、 FPGA、 ASIC、 PHY 、 DSP 和其他組件的參考時(shí)鐘類型。如果 IC 已集成振蕩器和片上鎖相環(huán)（ PLL ）用于片內(nèi)時(shí)序，那么通常可以使用石英晶體。石英晶體具有成本效益，因其優(yōu)異的相位噪聲特性而被廣泛使用，他們放在靠近IC的地方，以簡(jiǎn)化電路板布局。然而，晶體的缺點(diǎn)之一是在整個(gè)溫度范圍內(nèi)頻率有顯著變化，超出許多串化器/并化器（ SerDes ）應(yīng)用中高精度ppm等級(jí)的穩(wěn)定性需求。在許多要求高穩(wěn)定性的高速SerDes 應(yīng)用中，推薦使用晶體振蕩器（ XO ），因其可以確保比無(wú)源晶體更可靠的穩(wěn)定性。

當(dāng)需要多個(gè)參考頻率時(shí)，通常使用時(shí)鐘發(fā)生器和時(shí)鐘緩沖器。在某些應(yīng)用中，FPGA/ASIC有多個(gè)時(shí)鐘域用于數(shù)據(jù)通路、控制平面和存儲(chǔ)控制器接口，需要多個(gè)特定參考頻率。如果 IC 不提供晶體輸入接口，或者當(dāng) IC 需要與外部參考（同步源應(yīng)用）同步時(shí)，又或者當(dāng)所需高頻參考值很難由晶體生成時(shí)，時(shí)鐘發(fā)生器和緩沖器也是優(yōu)先選擇。

自由運(yùn)行對(duì)比同步時(shí)鐘樹

一旦硬件設(shè)計(jì)確定下來，并且為部分器件選擇了晶體，接下來的步驟就是為剩下的時(shí)鐘選擇時(shí)序架構(gòu)：自由運(yùn)行或同步。對(duì)于需要一個(gè)或多個(gè)獨(dú)立參考時(shí)鐘，且沒有任何特殊鎖相環(huán)或同步需求的應(yīng)用來說，XO、時(shí)鐘發(fā)生器和時(shí)鐘緩沖器是理想選擇。處理器、存儲(chǔ)控制器、 SoC和外圍組件（例如， USB 和 PCI Express 轉(zhuǎn)換器）通常使用 XO、時(shí)鐘發(fā)生器和時(shí)鐘緩沖器組合，為自由運(yùn)行和異步的應(yīng)用提供參考時(shí)序。

如果應(yīng)用需要一到兩個(gè)定時(shí)源，XO 是最好的選擇；而時(shí)鐘發(fā)生器和緩沖器更適合同時(shí)需要多個(gè)獨(dú)立時(shí)鐘的應(yīng)用。時(shí)鐘發(fā)生器能夠合成多個(gè)不同頻率的時(shí)鐘，但與由時(shí)鐘緩沖器加上XO組成的時(shí)鐘樹相比，犧牲部分抖動(dòng)性能。時(shí)鐘緩沖器可以與XO 參考聯(lián)合分配多個(gè)相同頻率的時(shí)鐘，并且為多輸出時(shí)鐘樹實(shí)現(xiàn)最低抖動(dòng)。