如今,摩爾定律逐漸放緩,開發(fā)者憑借自身的聰明才智,探索到了一些突破物理極限的創(chuàng)新方法。Multi-Die設(shè)計(jì)便是其中之一,能夠異構(gòu)集成多個(gè)半導(dǎo)體芯片,提供更出色的帶寬、性能和良率。而Multi-Die設(shè)計(jì)之所以成為可能,除了封裝技術(shù)的進(jìn)步之外,用于Die-to-Die連接的通用芯粒互連技術(shù)(UCIe)標(biāo)準(zhǔn)也是一大關(guān)鍵。
通過混合搭配來自不同供應(yīng)商,甚至基于不同代工廠工藝節(jié)點(diǎn)的多個(gè)芯片或小芯片,芯片開發(fā)者可以靈活地針對(duì)特定目標(biāo)功能,選擇特定的芯片來滿足需求。并非所有功能都需要采用最先進(jìn)的節(jié)點(diǎn),因此開發(fā)者可以在節(jié)省部分成本的同時(shí),更輕松地調(diào)整芯片設(shè)計(jì)以適應(yīng)不同的產(chǎn)品版本。UCIe IP使Die-to-Die連接實(shí)現(xiàn)了標(biāo)準(zhǔn)化,并使不同的芯片之間能夠相互通信。
此外,從單個(gè)供應(yīng)商處采購(gòu)IP有助于充分利用完整的芯片設(shè)計(jì)和驗(yàn)證流程,其中包含了適用于各種工藝技術(shù)的IP,即便設(shè)計(jì)中包含了多個(gè)供應(yīng)商和代工廠工藝節(jié)點(diǎn)的芯片,也能保障協(xié)同工作。這種方法的優(yōu)勢(shì)還包括:
縮短設(shè)計(jì)時(shí)間,降低設(shè)計(jì)風(fēng)險(xiǎn)
提高結(jié)果質(zhì)量
更快獲得結(jié)果
新思科技提供了豐富多樣的UCIe IP解決方案,針對(duì)主要代工廠及標(biāo)準(zhǔn)和先進(jìn)封裝進(jìn)行了優(yōu)化,并已在主要代工廠中發(fā)揮了上述優(yōu)勢(shì)。在本文中,我們將進(jìn)一步討論在單個(gè)封裝中混合搭配芯片的好處,并探討來自單個(gè)供應(yīng)商且支持多個(gè)代工廠和多個(gè)節(jié)點(diǎn)的UCIe IP如何幫助開發(fā)者成功設(shè)計(jì)出芯片。
UCIe協(xié)議推動(dòng)Multi-Die芯片的發(fā)展
Multi-Die設(shè)計(jì)持續(xù)普及,高帶寬應(yīng)用對(duì)此倍加青睞,這其中,UCIe提供的可靠保障功不可沒。盡管越來越受到關(guān)注,但Multi-Die架構(gòu)還是令很多人心存疑慮,畢竟相對(duì)而言,這還屬于新鮮事物。相比于其他新出現(xiàn)的Die-to-Die規(guī)范,UCIe為Die-to-Die互連定義了完整的堆棧。得益于此,UCIe為互操作性和無縫連接提供了保障。此外,隨著更多的芯片被集成到單個(gè)封裝中,延遲也會(huì)相應(yīng)增大。UCIe IP有助于維持原有的延遲,同時(shí)降低功耗并提高性能。UCIe規(guī)范在PHY的兩側(cè)之間設(shè)有冗余通道,確保了高可靠性,并支持通過這些額外通道進(jìn)行修復(fù)。
開發(fā)者熟悉了某個(gè)供應(yīng)商的IP后,就能夠繼續(xù)使用該供應(yīng)商的其他IP解決方案,從而保持方法和流程的一致性。在不同節(jié)點(diǎn)上采用一組類似的IP相關(guān)產(chǎn)品還可以加快設(shè)計(jì)實(shí)施和驗(yàn)證過程。
新思科技熟知Multi-Die設(shè)計(jì)所帶來的特有挑戰(zhàn),并致力于讓設(shè)計(jì)過程變得更加輕松。新思科技UCIe IP中包含控制器、PHY和驗(yàn)證IP,已在眾多代工廠工藝節(jié)點(diǎn)上成功設(shè)計(jì)出了芯片;同時(shí),我們正在與代工廠合作伙伴展開合作,力求為更多工藝節(jié)點(diǎn)開發(fā)UCIe IP,以便讓開發(fā)者能夠靈活地發(fā)揮在單個(gè)封裝中混合搭配異構(gòu)芯片的優(yōu)勢(shì)。
格芯:新思科技和格芯攜手合作,在格芯12LP和12LP+工藝技術(shù)上開發(fā)UCIe IP,助力汽車、人工智能物聯(lián)網(wǎng)(AIoT)及航空航天和政府應(yīng)用發(fā)揮Multi-Die設(shè)計(jì)的能效和性能優(yōu)勢(shì)。
英特爾代工廠:英特爾與新思科技擴(kuò)大合作,力求在英特爾先進(jìn)工藝節(jié)點(diǎn)上實(shí)現(xiàn)業(yè)界領(lǐng)先的IP。此外還涉及針對(duì)英特爾先進(jìn)工藝節(jié)點(diǎn)開發(fā)UCIe IP。
三星代工廠:新思科技與三星鼎力合作,提供了一系列新思科技IP組合。UCIe標(biāo)準(zhǔn)IP在三星SF5A工藝上的成功流片使得客戶能夠無縫轉(zhuǎn)向Multi-Die設(shè)計(jì)。與此同時(shí),新思科技和三星代工廠正在多個(gè)節(jié)點(diǎn)上開發(fā)UCIe標(biāo)準(zhǔn)IP和UCIe先進(jìn)IP。
臺(tái)積公司:新思科技與臺(tái)積公司通力合作,在臺(tái)積公司N3E和N5工藝技術(shù)上運(yùn)用UCIe IP成功設(shè)計(jì)出芯片,支持先進(jìn)封裝技術(shù),并且運(yùn)行時(shí)的數(shù)據(jù)速率最高可達(dá)24Gbps。
制定UCIe標(biāo)準(zhǔn)
自2022年發(fā)布以來,UCIe標(biāo)準(zhǔn)采用率的持續(xù)增長(zhǎng),并且一直在不斷發(fā)展和完善。雖然此前主要用作Die-to-Die通信規(guī)范,但UCIe有望成為一套更全面的小芯片規(guī)范,用于定義Die-to-Die接口的合規(guī)性,指導(dǎo)如何管理和控制小芯片,并就小芯片和Multi-Die設(shè)計(jì)的安全性做出規(guī)定。
作為UCIe聯(lián)盟的成員,新思科技將與其他行業(yè)領(lǐng)先企業(yè)積極合作,共同推動(dòng)UCIe標(biāo)準(zhǔn)的發(fā)展。憑借在IP開發(fā)及Multi-Die設(shè)計(jì)方面積累的專業(yè)知識(shí),我們致力于推動(dòng)Multi-Die概念走向成功的彼岸。Multi-Die設(shè)計(jì)為摩爾定律注入了新的活力,UCIe有望成為引領(lǐng)半導(dǎo)體行業(yè)發(fā)展的關(guān)鍵力量。
審核編輯:彭菁z
-
封裝
+關(guān)注
關(guān)注
127文章
7972瀏覽量
143231 -
物聯(lián)網(wǎng)
+關(guān)注
關(guān)注
2912文章
44876瀏覽量
375649 -
新思科技
+關(guān)注
關(guān)注
5文章
805瀏覽量
50384 -
UCIe
+關(guān)注
關(guān)注
0文章
48瀏覽量
1636
原文標(biāo)題:想要在一個(gè)封裝中混合搭配多個(gè)芯片?UCIe給出了答案
文章出處:【微信號(hào):Synopsys_CN,微信公眾號(hào):新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論