本篇文章將介紹針對 NoC DDRMC LPDDR4 的 DCMAC 設計示例的硬件測試。
注釋:默認 DCMAC 設計示例不包含 NoC DDRMC:
接下來的步驟:
按下圖所示,配置 NOC DDRMC 并連接到 CIPS。
在 XDC 文件中為所選器件/開發板編寫約束。此處目標開發板是 VPK120 評估板。
單擊 Generate Device Image。從“Synthesis” 開始操作,經過“Implementation”,然后生成鏡像 (.pdi)。
生成鏡像后,請導航到“File?→?Export?→?Export Hardware”以導出硬件用于創建應用。
導航到.xsa文件所在路徑并單擊 Finish 以生成該文件。選擇 Tools?→?Launch AMD Vitis IDE,以使用 VitisIDE 創建應用。
提供工作空間路徑以創建應用。設置完成后就會啟動 Vitis 窗口。
選擇 Create Application Project。
瀏覽導出的硬件文件 (.xsa) 路徑。
輸入應用工程名稱(例如,dcmac_lpddr4),然后單擊“Next”。???
選擇 Empty Application,然后單擊“Finish”。
將 C 語言文件添加到應用中。右鍵單擊“Source”,然后選擇“Import Sources”。
指定“Import Sources”窗口瀏覽路徑:
./dcmac_0_ex/ dcmac_0_ex.gen/sources_1/bd/dcmac_0_core_support/ip/ dcmac_0_core_support_dcmac_0_core_0/sample_c_files/,
選中 dcmac_0_exdes_test.c,然后單擊“Finish”。
請確保在連接器腳本中選中 LPDDR4(axi_nox_ddr)。
連接器腳本:
構建工程。此操作會使“Debug”文件夾內生成 .elf 文件。
在 VPK120 評估板上確認設計:?
當比特流 (.pdi) 文件和應用文件 (.elf) 全部就緒后,給 AMD VersalAdaptive SoC 開發板上電。
在轉儲 MRMAC 鏡像前,請使用 BEAM 工具按所需參考頻率來配置器件。
BEAM 工具步驟:
給 AMD Versal Device 上電,并連接到 Console(此處是 VPK120 評估板)。
輸入 EXT,隨后按 Enter 回車鍵和 Tab 跳格鍵。
? ?
輸入 if config eth0 192.168.1.1?
將本地計算機配置為 192.168.1.2。
用以太網線纜從本地計算機連接到 VPK120 評估板,并檢查以太網鏈接的連接情況。
ping 192.168.1.2?
在本地計算機瀏覽器中,輸入 192.168.1.1:50002
單擊“Test The Board”(測試開發板),并設置時鐘。
DCMAC GTM REFCLK:156.25 MHz(與 DCMAC IP GUI 配置相匹配)
NoC DDRMC LPDDR4:200MHz(與 NoC DDRMC IP GUI 配置相匹配)
存儲器狀態:
打開硬件管理器并對生成 PDI 進行編程。
檢查校準狀態是否是 PASS。
如果校準狀態為 FAIL,則請務必復查 NOC DDRMC 配置、時鐘設置、復位,然后執行存儲器接口調試。
DCMAC 設計示例運行:
返回 AMD Vitis Platform 并運行配置。
在控制臺/Tera Term 中復查結果。
總結:
當 DCMAC IP 示例設計配置為“Even Active Lanes”時,通道 0 和通道 2 處于活動狀態;當 DCMAC IP 示例設計配置“Odd Active Lanes”時,通道 1 和通道 3 處于活動狀態。
注釋:除“Transceiver Config Protocol”中的“Advanced Receiver”設置外,建議不要手動更改配置。但這會導致 write_bd_tcl運行失敗。
-
以太網
+關注
關注
40文章
5488瀏覽量
173299 -
連接器
+關注
關注
98文章
14862瀏覽量
137917 -
計算機
+關注
關注
19文章
7575瀏覽量
89136 -
SoC芯片
+關注
關注
1文章
620瀏覽量
35220 -
UART接口
+關注
關注
0文章
124瀏覽量
15442
原文標題:開發者分享|NoC DDRMC LPDDR4 上運行 AMD Versal? Adaptive SoC DCMAC 設計示例
文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發者社區】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
論手機運行內存 LPDDR 4X在LPDDR4的基礎上有哪些提升
lpddr4頻率無法修改怎么解決?
DDR4/LPDDR4硬核控制器I/O plannin的設計和實現
使用用戶為 LPDDR4 和 x8 或 x16 DDR4 組件接口指定的 DQS 字節交換生成管腳分配時,其中可能包含錯誤且需更改
Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時鐘設計指南

AMD Versal系列FPGA NoC介紹及實戰

LPDDR4是什么意思?LPDDR4X內存是什么意思?
AMD Versal? Adaptive SoC CPM PCIE PIO EP設計CED示例

如何通過PMC_GPIO喚醒AMD Versal? Adaptive SoC Linux系統

評論