色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

怎樣查看input/output delay是否生效

XL FPGA技術交流 ? 來源:易靈思FPGA技術交流 ? 作者:易靈思FPGA技術交流 ? 2024-02-27 08:38 ? 次閱讀

通過get_port命令查看接口。

get_ports *

7e167974-d508-11ee-b759-92fbcf53809c.png

以LVDS的輸入輸出為例

怎樣去查看outputdelay

set_output_delay -clock hdmi_rx_slow_clk -reference_pin [get_ports {hdmi_rx_slow_clk~CLKOUT~218~131}] -min -0.140 [get_ports {tmds_data0_o[*]}]
在tcl command Console中輸入以下語句,可以查看到它的約束情況。

report_timing -through [get_pins {tmds_data1_o[*]~FF|Q}] -hold

Tmds_data1_o是一個LVDS的輸出接口,hold使用的是min 值,setup使用的是max值 。如果有多條路徑可以使用-npaths.

7e39ee18-d508-11ee-b759-92fbcf53809c.png

可以看到在約束中已經把Output Delay在Caputure Path中減去。當然我認為加在Launch Path Delay中也是可以的。

怎樣去查看input delay是否生效

set_input_delay -clock hdmi_rx_slow_clk -reference_pin [get_ports {hdmi_rx_slow_clk~CLKOUT~1~283}] -max 0.512 [get_ports {hdmi_rx_d0_RX_DATA[*]}]set_input_delay -clock hdmi_rx_slow_clk -reference_pin [get_ports {hdmi_rx_slow_clk~CLKOUT~1~283}] -min 0.342 [get_ports {hdmi_rx_d0_RX_DATA[*]}]set_input_delay -clock hdmi_rx_slow_clk -reference_pin [get_ports {hdmi_rx_slow_clk~CLKOUT~1~208}] -max 0.512 [get_ports {hdmi_rx_d1_RX_DATA[*]}]set_input_delay -clock hdmi_rx_slow_clk -reference_pin [get_ports {hdmi_rx_slow_clk~CLKOUT~1~208}] -min 0.342 [get_ports {hdmi_rx_d1_RX_DATA[*]}]set_input_delay -clock hdmi_rx_slow_clk -reference_pin [get_ports {hdmi_rx_slow_clk~CLKOUT~1~225}] -max 0.512 [get_ports {hdmi_rx_d2_RX_DATA[*]}]set_input_delay -clock hdmi_rx_slow_clk -reference_pin [get_ports {hdmi_rx_slow_clk~CLKOUT~1~225}] -min 0.342 [get_ports {hdmi_rx_d2_RX_DATA[*]}]

在tcl command Console中輸入以下語句,可以查看到它的約束情況。 report_timing -from [get_ports {hdmi_rx_d0_RX_DATA[*]}] -hold hdmi_rx_d0_RX_DATA[*]是一個lvds的輸入接口,hold使用的是min 值,setup使用的是max值 。如果有多條路徑可以使用-npaths.

7e436e52-d508-11ee-b759-92fbcf53809c.png

可以看到在約束中已經把Input Delay在Launch Path中加上。

對于單端

當HPD_N是同步IO時。

這里使用的時鐘是osc_clk

7e4e5ab0-d508-11ee-b759-92fbcf53809c.png

HPD_N是一個單端非同步輸出信號

create_clock -period 25 [get_ports {osc_clk}]

create_clock -period 25 -name vir_osc_clk

set_output_delay -clock vir_osc_clk -max 1.2 [get_ports {HPD_N}] set_output_delay -clock vir_osc_clk -min 1.0 [get_ports {HPD_N}] 在tcl command Console中輸入以下語句,可以查看到它的約束情況。

report_timing -through [get_nets {HPD_N}]
7e6ea644-d508-11ee-b759-92fbcf53809c.png 從時序報告中我們可以看到launch clock path delay是2.071,它的值是GBUF的延時,而capture clock path delay是0,說明參考點是在GBUF之前 。 HDMI_5V_N是單端輸入信號 添加約束

set_input_delay -clock vir_osc_clk  -max 2.0 [get_ports {HDMI_5V_N}]set_input_delay -clock vir_osc_clk  -min 1.8 [get_ports {HDMI_5V_N}]
通過以下指令來打印信息

report_timing -from [get_ports {HDMI_5V_N}]

使用npaths可以打印出多條路徑。

程序上實現如下:

assign hdmi_rx_hpd_n = ~hdmi_rx_5v_n ? 1'b0 : rx_hpd;

7e7f305e-d508-11ee-b759-92fbcf53809c.png

第二條

7e8e28b6-d508-11ee-b759-92fbcf53809c.png

三態信號

report_timing -from [get_ports {FPGA_HDMI_SCL_IN}]

7e9881d0-d508-11ee-b759-92fbcf53809c.png

report_timing -to [get_nets {FPGA_HDMI_SDA_OE}]

7ea29dc8-d508-11ee-b759-92fbcf53809c.png

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 接口
    +關注

    關注

    33

    文章

    8691

    瀏覽量

    151699
  • Output
    +關注

    關注

    0

    文章

    31

    瀏覽量

    10520
  • Delay
    +關注

    關注

    0

    文章

    10

    瀏覽量

    10903
收藏 人收藏

    評論

    相關推薦

    什么是output_delay

    顧名思義,output_delay就是指輸出端口的數據相對于參數時鐘邊沿的延時。
    的頭像 發表于 09-26 10:07 ?3780次閱讀

    Input DelayOutput Delay的反思 - 1

    電路分析
    皮特派
    發布于 :2022年12月07日 11:45:03

    Input DelayOutput Delay的反思 - 2

    電路分析
    皮特派
    發布于 :2022年12月07日 11:45:50

    FPGA靜態時序分析——IO口時序(Input Delay /output Delay

    FPGA靜態時序分析——IO口時序(Input Delay /output Delay)1.1概述  在高速系統中FPGA時序約束不止包括內部時鐘約束,還應包括完整的IO時序約束和時序
    發表于 04-25 15:42

    IC中inout port需要同時設置input_delayoutput_delay嗎?

    請教:IC中inout port 需要同時設置input_delayoutput_delay嗎?
    發表于 06-25 06:37

    input_delay應該設置為多少?

    1、如下圖所示,當CLK1為100MHz時,約束set_input_delay -clocks CLK1 -max 5sig_a,如果CLK1變成50MHz,需要保證的約束效果不變,此時
    發表于 07-22 07:11

    Input and Output Capacitor Sel

    ABSTRACTWhen designing with switching regulators, application requirements determine howmuch input
    發表于 11-16 17:05 ?36次下載

    AD9514: 1.6 GHz Clock Distribution IC, Dividers, Delay Adjust, Three Output Data Sheet

    AD9514: 1.6 GHz Clock Distribution IC, Dividers, Delay Adjust, Three Output Data Sheet
    發表于 01-28 09:58 ?8次下載
    AD9514: 1.6 GHz Clock Distribution IC, Dividers, <b class='flag-5'>Delay</b> Adjust, Three <b class='flag-5'>Output</b> Data Sheet

    Vivado中如何做set_input_delay約束

    在STA中,要分析上游器件和FPGA之間的時序關系就得指定input delay
    的頭像 發表于 02-19 19:32 ?3381次閱讀
    Vivado中如何做set_<b class='flag-5'>input_delay</b>約束

    Vivado中如何做set_input_delay約束

    在STA中,要分析上游器件和FPGA之間的時序關系就得指定input delay
    的頭像 發表于 02-16 16:21 ?3665次閱讀
    Vivado中如何做set_<b class='flag-5'>input_delay</b>約束

    詳解FPGA的時序input delay約束

    本文章探討一下FPGA的時序input delay約束,本文章內容,來源于配置的明德揚時序約束專題課視頻。
    發表于 05-11 10:07 ?4149次閱讀
    詳解FPGA的時序<b class='flag-5'>input</b> <b class='flag-5'>delay</b>約束

    FPGA的時序input delay約束

    本文章探討一下FPGA的時序input delay約束,本文章內容,來源于明德揚時序約束專題課視頻。
    的頭像 發表于 07-25 15:37 ?3099次閱讀
    FPGA的時序<b class='flag-5'>input</b> <b class='flag-5'>delay</b>約束

    set_output_delay的本質是什么?淺談set_ouput_delay時序

    set_output_delay是對模塊output信號在模塊外部延遲的約束,本質上EDA工具會根據約束調整內部器件(UFF0)的類型,擺放位置以及組合邏輯(C1)以滿足約束要求,即EDA工具保證模塊DUA的UFF0的Tclk2q+Tc1延時能夠滿足約束要求。
    的頭像 發表于 08-12 09:48 ?2078次閱讀
    set_<b class='flag-5'>output_delay</b>的本質是什么?淺談set_ouput_<b class='flag-5'>delay</b>時序

    MAX14906: Quad-Channel Industrial Digital Output, Digital Input Data Sheet MAX14906: Quad-Channel Industrial Digital Output, Digital Input D

    電子發燒友網為你提供ADI(ADI)MAX14906: Quad-Channel Industrial Digital Output, Digital Input Data Sheet相關產品參數
    發表于 10-13 18:44
    MAX14906: Quad-Channel Industrial Digital <b class='flag-5'>Output</b>, Digital <b class='flag-5'>Input</b> Data Sheet MAX14906: Quad-Channel Industrial Digital <b class='flag-5'>Output</b>, Digital <b class='flag-5'>Input</b> D

    verilog中inputoutput作用

    在Verilog中,inputoutput用于定義模塊的輸入和輸出端口。它們是用于通信的關鍵元素,定義了模塊與其它模塊之間的數據傳輸接口。通過inputoutput端口,模塊之間可
    的頭像 發表于 02-23 10:29 ?3362次閱讀
    主站蜘蛛池模板: 成年AV动漫 | 日日做夜夜欢狠狠免费软件 | 99福利在线观看 | 色精品极品国产在线视频 | WWW国产无套内射久久 | 国内2018年午夜福利5678 | 美女医生深夜在家裸睡惨死 | 狂野欧美性猛XXXX乱大交 | 亚洲精品第一国产综合 | 小p孩玩成年女性啪啪资源 小777论坛 | 老女人与小伙子露脸对白 | 国产乱码伦人偷精品视频 | 高清欧美性猛交xxxx黑人猛交 | 久久精品视在线观看2 | 英国video性精品高清最新 | 日日夜夜影院在线播放 | 4k岛国精品午夜高清在线观看 | 国产一区二区三区在线看片 | 爱人 qvod | 亚洲精品视频在线免费 | 99香蕉精品视频在线观看 | 扒开她的黑森林让我添动态图 | 午夜勾魂曲| 青娱乐国产精品视频 | 久久精品国产亚洲AV麻豆欧美玲 | 亚洲综合中文字幕无线码 | 无码成A毛片免费 | 亚洲 制服 欧美 中文字幕 | 无码一区国产欧美在线资源 | 色橹橹欧美在线观看视频高 | 午夜精品久久久久久99热蜜桃 | 最近中文字幕MV高清在线视频 | 黑人BBCVIDEOS极品| 国产伦精品一区二区免费 | 成人AV精品视频 | 欧洲亚洲精品A片久久99果冻 | 国产色精品久久人妻无码看片软件 | 欧美AAAAAA级午夜福利视频 | AV色蜜桃一区二区三区 | 久久久久久久久久综合情日本 | 成 人 网 站免费观看 |