一、什么是PCB設(shè)計(jì)中的 EMC電磁兼容和EMI電磁干擾?
1、EMC 電磁兼容
EMC是電磁兼容的簡(jiǎn)稱(chēng)。PCB 中的 EMC 是電路板在其電磁環(huán)境中工作而不會(huì)對(duì)周?chē)钠渌O(shè)備產(chǎn)生難以忍受的電磁干擾的能力。
一般來(lái)說(shuō),實(shí)現(xiàn)符合 EMC 的設(shè)計(jì),工程師必要要考慮三個(gè)基本方面:
產(chǎn)生不需要的電磁輻射及其傳播
設(shè)計(jì)或組件各自易受電磁干擾的脆弱性
PCB 設(shè)計(jì)不應(yīng)對(duì)其自身造成無(wú)法容忍的電磁干擾
簡(jiǎn)單的說(shuō),EMC 就是電子系統(tǒng)在共同的電磁環(huán)境下運(yùn)行的能力,首先不受其他系統(tǒng)的影響,其次,不受其他系統(tǒng)的干擾,最后,不受自身的干擾。
2、EMI 電磁干擾
EMI 是電磁干擾的簡(jiǎn)稱(chēng)。
EMI 指電磁波從其他設(shè)備或自然來(lái)源對(duì)一個(gè)設(shè)備的負(fù)面影響或破壞。EMI 也稱(chēng)為電磁噪聲。每個(gè)工程師都應(yīng)該遵循 EMC 配置標(biāo)準(zhǔn),以將 EMI 總量及其影響降至最低。
在印刷電路板上,有各種潛在的干擾源,可能會(huì)導(dǎo)致以下類(lèi)別的各種潛在影響:
輻射發(fā)射
抗輻射和傳導(dǎo)發(fā)射
靜電放電
二、 避免PCB設(shè)計(jì)中 出現(xiàn)EMC和EMI的9個(gè)技巧
1、地平面
因?yàn)樗须娐范夹枰拥兀越拥貙邮穷A(yù)防 EMI 的第一防線。有以下措施可以減少 EMI:
增加接地區(qū)域
在 PCB 內(nèi)部盡可能多地增加接地區(qū)域,可以通過(guò)接地的區(qū)域有效地分散、減少流出和串?dāng)_。如果接地層太少,完全可以添加一層。
接地層
特別是在多層 PCB 中,接地層是非常重要的,較高的阻抗水平通常是由偷銅和散列接地層引起的。
每個(gè)組件都應(yīng)該連接到地平面
每個(gè)組件都應(yīng)該連接到接地平面或者接地點(diǎn)。
去耦電容
如果設(shè)計(jì)包含去耦電容,則需要連接到接地層,可以通過(guò)減小環(huán)的幅度來(lái)減小返回電流。
接地層直接放置在帶有信號(hào)跡線的平面下方
這個(gè)平面可以屏蔽 EMI,提供電感和低電阻公共接地。對(duì)于某些區(qū)域,可能需要隔離接地,以使接地電流無(wú)法流過(guò)該部分。
數(shù)字地和模擬地要分開(kāi)
如果電路板上既有模擬電路又有線性電路,則應(yīng)相互隔離。低頻電路應(yīng)該更多地依賴(lài)單點(diǎn)并聯(lián)接地。當(dāng)實(shí)際走線過(guò)程中出現(xiàn)問(wèn)題時(shí),可以先進(jìn)行部分串聯(lián)接地,再進(jìn)行并聯(lián)接地。高頻電路往往依賴(lài)于多點(diǎn)串聯(lián)接地,接地線應(yīng)短而粗。網(wǎng)格狀銅箔應(yīng)大量應(yīng)用在高頻元件周?chē)?/p>
地線盡可能粗
接地線應(yīng)盡可能粗,以便通過(guò)大于 PCB 允許電流兩倍的電流,以增加抗噪性。如果采用灌銅做地線,應(yīng)避免死銅。此外,功能相近的銅線應(yīng)通過(guò)粗引線相互連接,以保證地線的質(zhì)量,同時(shí)降低噪聲。
接地系統(tǒng)長(zhǎng)度應(yīng)保持在最短
接地系統(tǒng)長(zhǎng)度應(yīng)保持在最短,以防止電感成為問(wèn)題。在低頻下,這種影響會(huì)變得非常顯著。粗線可以提供幫助,以及在 PCB 上使用帶有關(guān)鍵軌道的接地層。
地線形成閉環(huán)回路
對(duì)于僅包含數(shù)字電路的電路板,可以通過(guò)將接地電路設(shè)計(jì)成圓形回路來(lái)提高抗噪聲能力。
2、電源設(shè)計(jì)
不恰當(dāng)?shù)碾娫丛O(shè)計(jì)會(huì)導(dǎo)致產(chǎn)生較大的噪聲,最終降低產(chǎn)品的性能。導(dǎo)致電源不穩(wěn)定的兩個(gè)主要因素:
1)在高速開(kāi)關(guān)狀態(tài)下,瞬態(tài)交流電流過(guò)大
2)電流回路上存在電感 因此,PCB 設(shè)計(jì)中應(yīng)充分考慮電源的完整性,還需要遵循以下規(guī)則:
電源去耦濾波設(shè)計(jì)
在 IC 芯片電源兩端橋接一個(gè)電容為 0.01μF 至 0.1μF 的去耦電容,可以顯著降低整個(gè)電路板的噪聲和浪涌電流。完成電流補(bǔ)償后,去耦電容越低越好。由于引線電感低,因此應(yīng)最佳使用安裝電容。
對(duì)電源進(jìn)行濾波最有效的方法是在交流電源線處布置濾波器。為防止引線相互耦合或產(chǎn)生環(huán)路,濾波器的輸入和輸出線應(yīng)從電路板的兩側(cè)引出,引線應(yīng)盡可能短。
電源保護(hù)設(shè)計(jì)
電源保護(hù)設(shè)計(jì)涵蓋過(guò)流保護(hù)、欠壓報(bào)警、軟啟動(dòng)和過(guò)壓保護(hù)。通過(guò)熔斷器的應(yīng)用,可以在 PCB 的功率部分實(shí)現(xiàn)過(guò)流保護(hù)。
為了防止熔斷器在熔化過(guò)程中影響其他模塊,輸入電壓也應(yīng)設(shè)計(jì)為保持電容。 為防止過(guò)電壓意外損壞元器件,應(yīng)通過(guò)放電管、壓敏電阻等保護(hù)裝置在配電線與地電位之間建立等電位,實(shí)現(xiàn)過(guò)電壓保護(hù)。
3、PCB 布局
PCB 尺寸
必須考慮 PCB 尺寸。當(dāng)涉及到超大尺寸的電路板時(shí),隨著阻抗的增加、抗噪能力的降低和制造成本的上升,走線必須走很長(zhǎng)一段路。
當(dāng)電路板尺寸特別小時(shí),會(huì)造成散熱問(wèn)題,并且相鄰走線之間容易發(fā)生串?dāng)_。推薦的 PCB 尺寸為長(zhǎng)寬比為 3:2 或 4:3 的矩形。此外,當(dāng)板材尺寸超過(guò)200mm*150mm時(shí),應(yīng)考慮板材收回的機(jī)械強(qiáng)度。
避免直角
過(guò)孔、走線等部分避免 45° 到 90°,走線達(dá)到超過(guò) 45 °時(shí),電容會(huì)增加。
結(jié)果,特性阻抗發(fā)生變化,導(dǎo)致反射,這種反射會(huì)導(dǎo)致 EMI。你可以通過(guò)修整需要轉(zhuǎn)角的走線或通過(guò)兩個(gè)或多個(gè) 45 度或更小的角度對(duì)它們進(jìn)行布線來(lái)避免此問(wèn)題。
保持信號(hào)分離
數(shù)字電路、模擬電路和噪聲源應(yīng)獨(dú)立放置在板上,高頻電路應(yīng)與低頻電路隔離。此外,應(yīng)注意強(qiáng)弱信號(hào)的分量分布和信號(hào)傳輸方向問(wèn)題。
盡可能增加走線寬度
更寬的走線尺寸可有效減少輻射發(fā)射。
使電流回路盡可能小
使返回電流路徑盡可能短,并沿著電阻最小的路徑布線。返回路徑的長(zhǎng)度應(yīng)與傳輸跡線的長(zhǎng)度大致相同或更短。
謹(jǐn)慎使用過(guò)孔
過(guò)孔在 PCB 設(shè)計(jì)中是必要的,因?yàn)樗鼈兛梢栽诓季€時(shí)利用電路板中的多個(gè)層。但是,在使用它們時(shí)必須小心。
通孔將其自身的電感和電容效應(yīng)添加到混合物中,由于特性阻抗的變化可能導(dǎo)致反射。過(guò)孔也會(huì)增加走線長(zhǎng)度,這需要匹配。盡可能避免使用過(guò)孔作為差分走線。
4、元器件放置
分離模擬和數(shù)字組件
與走線一樣,始終將模擬和數(shù)字電路和組件分開(kāi)。將模擬電路和數(shù)字電路放置得很近可能會(huì)導(dǎo)致串?dāng)_等問(wèn)題。
為避免這種情況,請(qǐng)使用屏蔽、多層和單獨(dú)的接地,使模擬和數(shù)字信號(hào)盡可能遠(yuǎn)離彼此,一般來(lái)說(shuō),最好將模擬信號(hào)和數(shù)字信號(hào)完全分開(kāi)。
小心高速組件
越快越小,它可能產(chǎn)生的 EMI 量就越大。你可以通過(guò)屏蔽和過(guò)濾來(lái)對(duì)抗這種自然的 EMI。
1)可以在電路板設(shè)計(jì)中將高速組件與其他組件分開(kāi)。
2)另一個(gè)要采取的措施是保持高速信號(hào)和時(shí)鐘盡可能短,并與接地層相鄰。這些措施有助于將串?dāng)_、噪音和輻射水平控制在可接受的水平范圍內(nèi)。
組件根據(jù)相同的分類(lèi)進(jìn)行放置
兼容的組件應(yīng)獨(dú)立放置,以確保組件在空間中不會(huì)相互干擾。
重量超過(guò) 15 克的組件在被支撐固定之前不應(yīng)進(jìn)行焊接
不應(yīng)該組裝又大又重且產(chǎn)生大量熱量的組件,相反,應(yīng)該組裝在成品盒子的底板上。此外,必須保證散熱,并且熱敏組件應(yīng)遠(yuǎn)離產(chǎn)生熱量的組件。
優(yōu)先選用 IC 元件
與分立元件相比,IC元件具有封裝優(yōu)良、焊點(diǎn)少、故障率低等優(yōu)點(diǎn),應(yīng)優(yōu)先選用。此外,應(yīng)選擇信號(hào)斜率相對(duì)較慢的器件,以減少信號(hào)產(chǎn)生的高頻部分。表面貼裝器件的應(yīng)用可以減少走線長(zhǎng)度,降低阻抗并提高 EMC。
敏感元件放置
敏感信號(hào)元件應(yīng)遠(yuǎn)離電源和大功率設(shè)備,敏感信號(hào)線絕不允許穿過(guò)大功率設(shè)備。熱敏元件應(yīng)放置在遠(yuǎn)離熱器件的位置,而溫度敏感元件應(yīng)放置在溫度最低的區(qū)域。
高電位差元件放置
高電位差元件之間的距離應(yīng)加大,以免發(fā)生短路。另外,大功率元器件應(yīng)盡量布置在測(cè)試時(shí)手摸不到的地方,并經(jīng)過(guò)絕緣保護(hù)。
5、PCB 層數(shù)設(shè)計(jì)
適當(dāng)?shù)?PCB 層數(shù)
在層數(shù)方面,單層 PCB、雙層 PCB 和多層 PCB 。
單層 PCB 和雙層 PCB 適用于中低密度布線或低完整性電路。基于制造成本的考慮,大多數(shù)消費(fèi)電子產(chǎn)品依賴(lài)于單層 PCB 或雙層 PCB 。然而,由于它們的結(jié)構(gòu)缺陷,它們都會(huì)產(chǎn)生大量的EMI,并且它們對(duì)外部干擾也很敏感。
多層 PCB 往往更多地應(yīng)用于高密度布線和高完整性芯片電路。因此,當(dāng)信號(hào)頻率較高且電子元件分布密集時(shí),應(yīng)選擇至少 4 層的 PCB。在多層 PCB 設(shè)計(jì)中,電源層和地層應(yīng)專(zhuān)門(mén)布置,信號(hào)線和地線之間的距離要減小。
結(jié)果,所有信號(hào)的環(huán)路面積都可以大大減小。從 EMC 的角度來(lái)看,多層 PCB 能夠有效降低輻射,提高抗干擾能力。
單層 PCB 設(shè)計(jì)
單層 PCB 通常工作在幾百 KHz 的低頻,因?yàn)樵S多高頻設(shè)計(jì)條件受到低頻限制,例如缺乏RF電路返回和完全閉合所需的控制條件,明顯的線路趨膚效應(yīng)或不可避免的磁性和環(huán)形天線問(wèn)題。
因此,單層 PCB 往往對(duì)射頻干擾(如靜電、快速脈沖、輻射或傳導(dǎo)射頻)敏感。在單層 PCB 設(shè)計(jì)中,沒(méi)有考慮信號(hào)完整性和端子匹配。首先是電源和地線設(shè)計(jì),然后是應(yīng)該放置在地線旁邊的高風(fēng)險(xiǎn)信號(hào)設(shè)計(jì)。越近越好。最后是其他線條的設(shè)計(jì)。
**具體設(shè)計(jì)措施包括:
** 1)必須保證電源線和地線沿關(guān)鍵電路信號(hào)網(wǎng)絡(luò)中的電源箱接地點(diǎn)。
2)應(yīng)根據(jù)子功能進(jìn)行走線布線,并且必須嚴(yán)格考慮敏感組件和相應(yīng)的 I/O 端子和連接器的設(shè)計(jì)要求。
3)關(guān)鍵信號(hào)網(wǎng)絡(luò)中的所有元件應(yīng)相鄰放置。
4)當(dāng) PCB 需要多個(gè)接地點(diǎn)時(shí),確保這些點(diǎn)相互連接,并包括連接方法設(shè)計(jì)。
5)對(duì)于其他線路布線,RF 返回路徑清晰通過(guò)。
雙層/多層 PCB 設(shè)計(jì)
1)關(guān)鍵電源層應(yīng)與相應(yīng)的接地層相鄰布置,并產(chǎn)生耦合電容。關(guān)鍵電源層與PCB去耦電容配合,有利于降低電源層的阻抗,獲得良好的濾波效果。
2)相鄰平面上的關(guān)鍵信號(hào)不允許穿過(guò)分裂區(qū),以阻止信號(hào)環(huán)路擴(kuò)大,以減少?gòu)?qiáng)輻射,降低干擾靈敏度。
3)時(shí)鐘信號(hào)、高頻信號(hào)和高速信號(hào)等關(guān)鍵信號(hào)需要相鄰的接地層。例如,與接地平面相鄰的信號(hào)平面可以被視為信號(hào)路由的最佳平面,從而可以縮小信號(hào)環(huán)路面積和屏蔽輻射。
4)電源平面應(yīng)小于接地平面。
6、EMI 屏蔽
屏蔽和濾波可以將 EMI 的影響降至最低。一些屏蔽和過(guò)濾選項(xiàng)包括:
組件和電路板屏蔽
物理屏蔽是封裝整個(gè)或部分電路板的金屬封裝。目標(biāo)是防止 EMI 進(jìn)入電路板的電路,具體方法因 EMI 來(lái)源而異。
對(duì)于來(lái)自系統(tǒng)內(nèi)部的 EMI,組件屏蔽可用于封裝產(chǎn)生 EMI 的特定組件,從而連接到地,減小天線環(huán)路尺寸并吸收 EMI。其他屏蔽可能會(huì)包裹整個(gè)電路板,以防止來(lái)自外部來(lái)源的 EMI。
例如,法拉第籠是一種厚厚的保護(hù)外殼,旨在阻擋射頻波。這些設(shè)備通常由金屬或?qū)щ娕菽瞥伞?/p>
低通濾波
有時(shí),PCB 可以包括低通濾波器以消除組件中的高頻噪聲。這些濾波器抑制來(lái)自這些部分的噪聲,允許電流在返回路徑上繼續(xù)而不受干擾。
電纜屏蔽
傳輸模擬和數(shù)字電流的電纜會(huì)產(chǎn)生最多的 EMI 問(wèn)題,屏蔽這些電纜并將它們前后接地有助于消除 EMI 干擾。
7、跟蹤路由
對(duì)輸出相同但方向相反的電流信號(hào)進(jìn)行并聯(lián)布局,以消除磁干擾。
應(yīng)最大限度地減少印刷引線的不連續(xù)性。例如,引線寬度不應(yīng)突然變化,引線角超過(guò) 90°。
EMI 大多由時(shí)鐘信號(hào)線產(chǎn)生,在走線過(guò)程中時(shí)鐘信號(hào)線應(yīng)靠近接地回路。
當(dāng)涉及遠(yuǎn)離 PCB 的電線時(shí),應(yīng)將驅(qū)動(dòng)器放置在連接器旁邊。
由于時(shí)鐘引線、行驅(qū)動(dòng)器或總線驅(qū)動(dòng)器的信號(hào)線通常承載較大的瞬態(tài)電流,因此印刷引線應(yīng)盡可能短。對(duì)于分立元件,印刷引線寬度可以達(dá)到大約 1.5mm。然而,對(duì)于 IC,印刷引線的寬度應(yīng)在 0.2mm 至 1.0mm 之間。
避免在熱器件周?chē)虼箅娏髁鬟^(guò)的引線周?chē)褂么竺娣e銅箔,否則產(chǎn)品長(zhǎng)時(shí)間處于熱環(huán)境中可能會(huì)導(dǎo)致銅箔膨脹或掉落等問(wèn)題。如果必須使用大面積的銅箔,最好利用柵格,這樣有利于消除銅箔與基板熱粘合產(chǎn)生的逸出氣體。
焊盤(pán)中心的過(guò)孔孔徑應(yīng)適當(dāng)大于元件引腳的孔徑。如果焊盤(pán)太大,往往會(huì)產(chǎn)生干焊。
8、路由設(shè)計(jì)
為了最大限度地減少輻射干擾,應(yīng)選擇多層 PCB,內(nèi)層定義為電源層和接地層,以降低電源電路阻抗,并在信號(hào)線產(chǎn)生均勻接地層的情況下阻止公共阻抗噪聲。它通過(guò)改善信號(hào)線和接地層之間的分布電容,在阻止輻射方面發(fā)揮著關(guān)鍵作用。
電源線、地線和電路板上的走線對(duì)高頻信號(hào)應(yīng)保持低阻抗。當(dāng)頻率保持如此高時(shí),電源線、接地線和電路板走線都成為負(fù)責(zé)接收和發(fā)射干擾的小天線。為了克服這種干擾,與增加濾波電容相比,降低電源線、地線和電路板走線所具有的高頻阻抗更為重要。因此,電路板上的走線應(yīng)短而粗且排列均勻。
電源線、地線和印刷走線應(yīng)適當(dāng)布置,使其短而直,以盡量減少信號(hào)線和返回線形成的環(huán)路面積。
時(shí)鐘發(fā)生器應(yīng)盡可能靠近時(shí)鐘設(shè)備。
石英晶體振蕩器的外殼應(yīng)接地。
時(shí)鐘域應(yīng)由接地線環(huán)繞,時(shí)鐘線應(yīng)盡可能短。
電路板應(yīng)采用45°而不是90°的折線,以減少高頻信號(hào)的傳輸和耦合。
單層PCB和雙層PCB應(yīng)采用單點(diǎn)接電源和單點(diǎn)接地。電源線和接地線都應(yīng)盡可能粗。
I/O 驅(qū)動(dòng)電路應(yīng)靠近電路板邊緣的連接器。
關(guān)鍵線要盡量粗,兩邊要加保護(hù)地,高速線路應(yīng)短而直。
組件引腳應(yīng)盡可能短,這尤其適用于去耦電容器,使用無(wú)引腳的安裝電容。
對(duì)于 A/D 元件,數(shù)字部分和模擬部分的地線不能交叉。
時(shí)鐘、總線和芯片選擇信號(hào)應(yīng)遠(yuǎn)離 I/O 線和連接器。
模擬電壓輸入線、參考電壓端應(yīng)遠(yuǎn)離數(shù)字電路信號(hào)線,尤其是時(shí)鐘。
當(dāng)時(shí)鐘線與 I/O 線垂直時(shí),干擾比與 I/O 線平行時(shí)更小。此外,時(shí)鐘組件引腳應(yīng)遠(yuǎn)離 I/O 電纜。
不應(yīng)在石英晶體或?qū)υ肼暶舾械脑O(shè)備下進(jìn)行跟蹤。
切勿在弱信號(hào)電路或低頻電路周?chē)a(chǎn)生電流回路。
任何信號(hào)都不應(yīng)該產(chǎn)生循環(huán)。如果必須安排一個(gè)循環(huán),它應(yīng)該盡可能小。
9、去藕和接地
解耦設(shè)計(jì)
由電感和電容組成的低通濾波器能夠?yàn)V除高頻干擾信號(hào)。線路上的寄生電感會(huì)使供電速度變慢,從而使驅(qū)動(dòng)器件的輸出電流下降。 去耦電容的適當(dāng)放置和電感電容儲(chǔ)能功能的應(yīng)用,使得在開(kāi)關(guān)的瞬間為器件提供電流成為可能。在直流回路中,負(fù)載變化會(huì)引起電源噪聲。去耦電容配置可以阻止由于負(fù)載變化而產(chǎn)生的噪聲。
接地設(shè)計(jì)
對(duì)于電子設(shè)備,接地是控制干擾的關(guān)鍵方法。如果接地與屏蔽措施正確結(jié)合,大部分干擾問(wèn)題都會(huì)得到解決。
直接轉(zhuǎn)載來(lái)源:頭條號(hào)張工談DFM
審核編輯:湯梓紅
-
電磁兼容
+關(guān)注
關(guān)注
54文章
1889瀏覽量
97949 -
emi
+關(guān)注
關(guān)注
53文章
3602瀏覽量
128005 -
PCB設(shè)計(jì)
+關(guān)注
關(guān)注
394文章
4697瀏覽量
86084 -
emc
+關(guān)注
關(guān)注
170文章
3945瀏覽量
183556 -
電磁干擾
+關(guān)注
關(guān)注
36文章
2329瀏覽量
105566
原文標(biāo)題:告別困擾!解鎖9個(gè)技巧避免PCB設(shè)計(jì)中EMC和EMI問(wèn)題
文章出處:【微信號(hào):gh_454737165c13,微信公眾號(hào):Torex產(chǎn)品資訊】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論