設計人員在實現(xiàn)RISC-V解決方案的差異化方面有多種途徑可供選擇，

1）根據(jù)規(guī)范自定義和擴展各種RISC-V核心

2）圍繞一個或多個RISC-V內(nèi)核的完整片上系統(tǒng)(SoC)設計中選擇和組裝IP模塊。

一個新的趨勢正在興起，即使用片上網(wǎng)絡(NoC)而不是簡單的總線結構來互連RISC-V內(nèi)核和其他IP塊，不僅適用于高端領域，而且在解決許多SoC設計挑戰(zhàn)時具有潛力，尤其是在數(shù)據(jù)必須高效流動的各種工作負載中。

過去，常常以門數(shù)、內(nèi)核數(shù)量和外圍模塊的簡單計算來衡量SoC設計的性能潛力。隨著技術的不斷發(fā)展，互連方案現(xiàn)在已經(jīng)成為定義SoC性能的關鍵因素之一。新的性能層次正在不斷涌現(xiàn)，互連從簡單的總線結構演變?yōu)楦訌碗s的解決方案。

Semico Research表示，現(xiàn)在互連方案已經(jīng)在SoC性能層次之間劃定了界限，并引入了新的性能等級，更新定義考慮了多核設計的普及、復雜設計的高標準以及"微控制器"和"SoC"之間的模糊邊界。門數(shù)不再被視為衡量性能的標準，現(xiàn)代處理器核心可以擁有大量門。互連的復雜性則取決于子系統(tǒng)和不同IP塊之間的不同。

根據(jù)Semico的性能等級，可以將SoC劃分為不同的層次。在最低端，可以使用簡單的總線結構，適用于具有單個處理器核心和低占用率外圍設備的部件，這些外圍設備不會競爭總線資源。在稍高一級的SoC中，可能包括一些競爭片上帶寬和處理器核心的外圍設備，這些設備被稱為"商品控制器層"。更高一級的SoC則包括多個內(nèi)核和多個IP子系統(tǒng)，每個子系統(tǒng)都使用了經(jīng)過調(diào)整的互連技術。

01.NoC的嶄露頭角

隨著更強大的RISC-V內(nèi)核的出現(xiàn)，RISC-V迅速提升了各種性能等級，包括Semico的低端性能等級。對于較高層次的復雜互連方案，RISC-V設計人員可能會缺乏經(jīng)驗。Frank Schirrmeister（Arteris）"TileLink可能是RISC-V互連的第一個想法，但在更復雜的情景中使用可能會變得困難。"

NoC的優(yōu)勢在于它能夠使用不同的協(xié)議連接子系統(tǒng)，因此SoC設計人員可能需要處理多種不同復雜度的協(xié)議。例如，對于簡單的IP塊連接，AXI協(xié)議提供了公平的競爭環(huán)境。而對于具有協(xié)同處理塊的多核解決方案，則需要CHI協(xié)議來確保緩存一致性。此外，I/O內(nèi)存共享有助于形成更快速的CXL互連。Schirrmeister繼續(xù)說道："當需要與各種子系統(tǒng)和協(xié)議共同優(yōu)化計算和數(shù)據(jù)傳輸時，NoC是更好的解決方案。"

02.RISC-V內(nèi)核與NoC的完美配對

將RISC-V內(nèi)核與NoC配對將會是什么樣子呢？創(chuàng)建一個可重復使用的小芯片，結合了RISC-V內(nèi)核、機器學習加速IP和標準外圍設備，適用于各種邊緣AI應用。這個設計還包括了智能內(nèi)存控制器(SMC)，用于提供高性能的內(nèi)存連接，特別適用于內(nèi)存密集型應用和服務器級內(nèi)存連接。未命名的"小芯片鏈路"可能是UCIe，這是一種相對較新的規(guī)范，針對更緊密的小芯片集成進行了優(yōu)化。在新的子系統(tǒng)互連出現(xiàn)時，調(diào)整NoC的一部分比重新設計整個芯片范圍的結構更容易管理。

03.降低風險，加速上市時間

這個設計看起來很復雜，但大多數(shù)RISC-V應用目前可能并不那么復雜，隨著創(chuàng)新步伐的加快，當今先進的RISC-V多核部件將成為明年的SoC的核心價值所在。將RISC-V內(nèi)核與NoC配對不僅可以降低風險，還可以縮短復雜SoC設計的上市時間。此外，NoC還提供了其他優(yōu)勢，如更高的帶寬和更有效的電源管理。考慮到不同協(xié)議的組合，RISC-V設計中的NoC正在成為一種強大的解決方案。