0****1

什么是有限狀態(tài)機

如果一個對象（系統(tǒng)或機器），由若干個狀態(tài)構(gòu)成，在某種條件下觸發(fā)這些狀態(tài)，會發(fā)生狀態(tài)相互轉(zhuǎn)移的事件，那么此對象稱之為狀態(tài)機。描述對象的狀態(tài)往往是有限的，所以狀態(tài)機又稱為有限狀態(tài)機（Finite-state machine，F(xiàn)SM）。

有限狀態(tài)機是一種數(shù)學(xué)模型，是時序電路常用的設(shè)計工具，更是一種設(shè)計思想、設(shè)計方法。

有限狀態(tài)機的本質(zhì)是在描述一系列具有先后順序和時序規(guī)律的事件。

有限狀態(tài)機核心是處理各種輸入事件和狀態(tài)切換，產(chǎn)生輸出控制信號。

0****2

有限狀態(tài)機的四要素

現(xiàn)態(tài)：當(dāng)前的狀態(tài)；

條件：觸發(fā)狀態(tài)轉(zhuǎn)移的事件，即狀態(tài)輸入；

動作：執(zhí)行某種操作，即狀態(tài)輸出；

次態(tài)：滿足條件后跳轉(zhuǎn)到下一狀態(tài)。

03

有限狀態(tài)機描述方法

第一步， 邏輯抽象，得出狀態(tài)圖或狀態(tài)表。主要包括：

· 分析給定的邏輯問題，確定系統(tǒng)的狀態(tài)、輸入變量和輸出變量。

· 分析確定每一個狀態(tài)的輸入、狀態(tài)轉(zhuǎn)移條件和輸出。

第二步，根據(jù)狀態(tài)轉(zhuǎn)移圖或表進行狀態(tài)化簡。

第三步，狀態(tài)編碼。

第四步，根據(jù)狀態(tài)轉(zhuǎn)移圖或表進行代碼描述。

使用Verilog HDL描述狀態(tài)機，有一定的固定格式，以三段式狀態(tài)機為例：

第一段，使用時序邏輯，描述現(xiàn)態(tài)，使用非阻塞賦值。

第二段，使用組合邏輯，描述次態(tài)，使用阻塞賦值。

第三段，使用可以使用組合邏輯，也可以使用時序邏輯進行描述，主要描述的是輸出控制信號。