定制化合物半導體并將其集成到外國襯底上的能力可以帶來卓越或新穎的功能，并對電子、光電子、自旋電子學、生物傳感和光伏的各個領域產生潛在影響。這篇綜述簡要描述了實現這種異質集成的不同方法，重點介紹了離子切割工藝，也稱為商業上的Smart CutTM工藝。該工藝結合了半導體晶片鍵合和使用光離子注入缺陷工程的底切。只要滿足一系列技術標準，就可以生產出直接外延生長通常無法實現的體質量異質結構，從而在異質和柔性器件的設計和制造中提供了額外的自由度。離子切割是一種通用工藝，可用于從各種晶體中分離和轉移精細的單晶層。介紹了材料和工程問題，以及我們目前對其應用于從獨立的GaN、InP和GaAs晶片上切割薄層所涉及的基本物理的理解。

在他最近對技術本質的分析中，Arthur提出，所有技術都源于先前存在的技術，因此技術進步的本質是基于早期技術和精細技術的新組合。Arthur提出的組合進化概念與本綜述的主題有關，即通過晶片鍵合和薄層轉移實現化合物半導體（CS）的異質集成。將基于CS的器件結合到傳統Si技術中的可能性引發了人們的興趣激增，這是由于這種異質集成可能實現的新穎和改進的功能。在這種情況下，電荷載流子遷移率（與Si相比）高得多，以及一些CS由于其直接帶隙（與Si的間接帶隙相比）而有效發光，是異質器件發展的兩大驅動力。

在大約半個世紀的時間里，器件縮小規模是提高硅金屬氧化物半導體場效應晶體管（MOSFET）性能的最重要策略。然而，保持這種無情的小型化進程對未來的技術節點來說是非常具有挑戰性的。這一點在2007年版的《國際半導體技術路線圖》（ITRS）中得到了明確的證明，該路線圖確定了半導體行業的技術挑戰。例如，為了滿足在10nm柵極長度及以下的高規模MOSFET的性能和功率要求，在源端具有增強的熱載流子速度和注入的準彈道操作似乎是必要的。最終，可能需要引入新的器件結構，例如Si上的高傳輸Ge或CS溝道。如表1所示，與Si相比，幾種CS具有高得多的電子遷移率。這激發了幾種非Si晶體管的發展。從20世紀60年代中期開始，GaAs是第一個用于制造MOSFET的CS。諸如InP、GaAs、GaN的幾種CS及其三元和四元合金（InGaAs、InAlAs、AlGaN、InGaP、InGaAsN、AlGaAs和GaAsSb）以及SiGe合金已經用于制造異質結雙極晶體管。除了GaAs，GaN和InAs在高電子遷移率晶體管（HEMT）的制造中也引起了人們的極大關注。在最近的一項進展中，英特爾研究人員揭示了一種基于GaAs上InSb量子阱的新型超高速晶體管。盡管幾十年前就已經認識到CS器件相對于Si器件的優勢，但與Si結合的CS僅包含在2003年及以后的ITRS中。這是由于將非Si材料結合到互補金屬氧化物半導體（CMOS）晶體管中以提高其性能并提高其能效的必要性日益增加。

異質集成的另一種外延形式是在硅上生長自組裝CS納米線。在所有合成方法中，氣相-液相-固體（VLS）工藝在產生高密度單晶納米線方面最成功。在這個過程中，納米線的生長是通過液態金屬簇實現的，該液態金屬簇在催化作用下充當氣相反應物吸收的能量有利位點，并且在飽和時充當結晶和一維生長的成核位點。在20世紀90年代初，Hiruma及其同事首次證明了使用Au作為催化劑，通過VLS工藝生長GaAs和InAs納米線。最近，幾個小組報道了在硅上生長無缺陷單晶CS納米線的情況。盡管自組裝納米線可以避免工程異質外延層中面臨的晶格和熱失配問題，但由于涉及尺寸、位置、分布、，以及生長納米線的取向，以及CS薄膜器件相關加工中面臨的上述問題。

在不需要直接外延的情況下，可以通過使用晶片鍵合和層轉移技術來實現不同半導體材料在同一平臺內的組合。在第一步中，供體晶片和宿主晶片緊密結合以形成單個實體（92–94）。通常，這可以通過遵循圖2中所示的不同粘合過程之一來實現。結合工藝的選擇通常取決于初始基底的性質、它們對溫度的耐受性以及最終應用。原則上，各種材料可以獨立于它們的結構（單晶、多晶、非晶）、它們的晶體取向和它們的晶格參數而結合。由于篇幅有限，我們不討論粘合過程的歷史和基本問題，而是引導讀者閱讀相關書籍和評論文章。

為更好的服務客戶，華林科納特別成立了監理團隊，團隊成員擁有多年半導體行業項目實施、監督、控制、檢查經驗，可對項目建設全過程或分階段進行專業化管理與服務，實現高質量監理，降本增效。利用仿真技術可對未來可能發生的情況進行系統的、科學的、合理的推算，有效避免造成人力、物力的浪費，助科研人員和技術工作者做出正確的決策，助力工程師應對物理機械設計和耐受性制造中遇到的難題。

審核編輯 黃宇