這種搞二元對(duì)立的比較，沒(méi)有任何意義，因?yàn)槎呙媾R的對(duì)象就是不同的。就國(guó)內(nèi)目前的情況來(lái)看，設(shè)計(jì)的工作量大都是無(wú)形的，而驗(yàn)證的工作量基本都是有形的。

從coding的角度來(lái)看，DV的work load遠(yuǎn)比DE要大，所以有些公司為了滿足deadline會(huì)要求de和dv要達(dá)到1:1.5（預(yù)算不足），乃至1:2（預(yù)算充足）的配比。而且，即使達(dá)到上述比例，就比較單位coding時(shí)間，DV仍然遠(yuǎn)高于DE。

所以從spec review后的RTL coding開(kāi)始到sign off前，DV的debug時(shí)間會(huì)占掉整個(gè)前端開(kāi)發(fā)的7成。

原因1:DV的很多工作對(duì)DE存在依賴性。

RTL沒(méi)有release前，DV是沒(méi)有辦法進(jìn)行sanity case的調(diào)試的，換句話說(shuō)，此時(shí)驗(yàn)證環(huán)境是打不通的，后續(xù)的工作很多都會(huì)被pending住。其次RTL中如果存在基礎(chǔ)性的bug沒(méi)有及時(shí)fix，又會(huì)反過(guò)頭來(lái)影響DV環(huán)境的進(jìn)度。所以，DV的速度快，DE的速度未必會(huì)快，但DE的速度慢，DV的速度一定快不了。

原因2:DV code受spec影響的程度遠(yuǎn)高于RTL。

因?yàn)镈V code大多是面向?qū)ο笳Z(yǔ)言編寫(xiě)的，其質(zhì)量很大程度上受制于owner的水平，而且即使是頂級(jí)驗(yàn)證工程師也沒(méi)法精確預(yù)判模塊未來(lái)的繼承關(guān)系，所以絕對(duì)的，可永恒復(fù)用的驗(yàn)證環(huán)境是不存在的。當(dāng)IP的功能發(fā)生結(jié)構(gòu)性改變的時(shí)候，對(duì)DV owner無(wú)異于重寫(xiě)環(huán)境，所以經(jīng)常會(huì)出現(xiàn)RTL小改，DV環(huán)境大改的情況。

原因3:RTL不僅僅需要經(jīng)過(guò)可綜合性檢查，還需要經(jīng)過(guò)可復(fù)用性檢查。

僅從code上來(lái)說(shuō)，RTL的繼承關(guān)系遠(yuǎn)比DV code要明顯。再退一步說(shuō)，即使重寫(xiě)RTL，對(duì)DE來(lái)說(shuō)，整體工作量仍可控制在可接受的范圍內(nèi)。

原因4:DE和DV的工作重心不同。

DE的工作很大一部分時(shí)間是在寫(xiě)微架構(gòu)和design spec，RTL coding的時(shí)間其實(shí)只占一小部分（包括找出bug后的fix time）。而DV要在學(xué)習(xí)完微架構(gòu)后，需要對(duì)各個(gè)feature進(jìn)行充分的驗(yàn)證，這涉及到最后整個(gè)block的完備性和可靠性的問(wèn)題，自然需要投入大量的時(shí)間完善各種 corner case。

原因5:投入周期。

DV的投入周期從前期的微架構(gòu)review到tapeout前是full time，從RTL release到RTL freeze之間基本coding不間斷，所以“可見(jiàn)的”工作量遠(yuǎn)遠(yuǎn)高于DE，“體力活”的特征十分明顯。

綜上所述，DE的工作相比之下需要更高的思維強(qiáng)度，需要花時(shí)間coding的“簡(jiǎn)單勞動(dòng)”并不多。而DV的工作中，各種“雜活”太多，對(duì)微架構(gòu)的參與度并不高。但是，一旦DV owner將自己從繁雜的環(huán)境改動(dòng)和基本case的編寫(xiě)中解放出來(lái)，持續(xù)深化對(duì)設(shè)計(jì)和軟件的理解，其戰(zhàn)斗指數(shù)會(huì)飆升，對(duì)微架構(gòu)的參與度和話語(yǔ)權(quán)也將大大提高...這就是我們所謂的高檔位DV。

一款復(fù)雜soc芯片的設(shè)計(jì)，從設(shè)計(jì)到驗(yàn)證，從前端到后端，乃至軟件團(tuán)隊(duì)，需要數(shù)百人的參與，這其中蘊(yùn)含著集體的智慧和勞動(dòng)。

沒(méi)有哪個(gè)單一個(gè)體或部門(mén)可以貪天之功為己任。

編輯：黃飛