關(guān)于 Virtuoso Studio

人們對(duì)智能化極致的需求讓芯片設(shè)計(jì)面臨著巨大壓力，一方面是復(fù)雜的芯片設(shè)計(jì)流程，另一方面是產(chǎn)品快速迭代下緊迫的上市時(shí)間。為了解決這些問(wèn)題，Cadence 日前推出了新一代定制設(shè)計(jì)平臺(tái) Cadence Virtuoso Studio，該平臺(tái)采用全新的底層架構(gòu)，以獨(dú)特的方法來(lái)管理設(shè)計(jì)流程，可將當(dāng)今大型設(shè)計(jì)的設(shè)計(jì)同步吞吐量提升 3 倍，是面臨大型復(fù)雜項(xiàng)目和有短時(shí)間上市需求客戶的最優(yōu)選擇。

Virtuoso Studio

慧

眼

識(shí)

珠

此前發(fā)布的第一期Virtuoso Studio判斷題您答對(duì)了幾道？是否對(duì)Virtuoso Studio的了解更加深入了呢？第二期判斷題正式上線啦，快快再來(lái)挑戰(zhàn)一下吧，同樣是五道題，您可以通過(guò)作答，檢測(cè)對(duì) Virtuoso Studio 平臺(tái)的掌握程度，進(jìn)而進(jìn)行“溫故知新”~！

完成投票后，您可在文末查看答案

1.答案：錯(cuò)誤。

Virtuoso Studio 提供大規(guī)模，云就緒的解決方案，支持?jǐn)?shù)百到數(shù)千仿真任務(wù)的并行運(yùn)行。全新的Virtuoso ADE Suite 基礎(chǔ)架構(gòu)支持在云服務(wù)器上同時(shí)運(yùn)行 10,000 個(gè)仿真任務(wù)，并保證穩(wěn)定性，提供簡(jiǎn)單易用的特性，進(jìn)一步推動(dòng)創(chuàng)新。

2.答案：正確。

Cadence Spectre FMC 分析支持快速完整的工藝變化探索，在保證必要統(tǒng)計(jì)學(xué)精度的前提下，利用蒙特卡洛對(duì)復(fù)雜 I/O，模擬混合信號(hào)及 RF 模塊，內(nèi)存，比特和標(biāo)準(zhǔn)單元進(jìn)行仿真分析。

3.答案：錯(cuò)誤。

可以使用調(diào)制生成器（ModGens）創(chuàng)建定制化的器件整列布局圖，并支持例化到網(wǎng)格的自動(dòng)對(duì)照，以基于仿真的布線為代表的自動(dòng)化版圖輔助功能讓版圖創(chuàng)建的交互性更佳。

4.答案：正確。

Cadence Virtuoso Layout Suite是Virtuoso Studio 的組成部分，提供集成的布局布線（P&R）解決方案，將定制化版圖實(shí)現(xiàn)的時(shí)間從數(shù)天縮短至數(shù)分鐘。

5.答案：正確。

基于 Virtuoso Studio，電子/光電設(shè)計(jì)自動(dòng)化（EPDA）環(huán)境支持單片（電子和光電單元在同一塊芯片）或混合電路（3D-IC 堆棧，傳統(tǒng)的電子 IC 位于光電 IC 上方）。完整的 EPDA 工作流程提供原理圖獲取，電路仿真，基于原理圖的版圖實(shí)現(xiàn)，以及對(duì)復(fù)雜光電 SKILL PCell 和高級(jí)光電版圖生成器的支持。EPDA 同時(shí)支持針對(duì)混合系統(tǒng)的電子及光電組件協(xié)同設(shè)計(jì)。

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過(guò) 30 年的計(jì)算軟件專業(yè)積累?；?a target="_blank">公司的智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計(jì)算、5G 通訊、汽車、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國(guó)財(cái)富雜志評(píng)選的 100 家最適合工作的公司。如需了解更多信息，請(qǐng)?jiān)L問(wèn)公司網(wǎng)站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權(quán)所有。在全球范圍保留所有權(quán)利。Cadence、Cadence 徽標(biāo)和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標(biāo)志均為 Cadence Design Systems, Inc. 的商標(biāo)或注冊(cè)商標(biāo)。所有其他標(biāo)識(shí)均為其各自所有者的資產(chǎn)。