片上系統 （SoC） 的設計依賴于許多預定義的目標參數，包括功耗、電源電壓、時鐘頻率、數據路徑時序和所需的物理區域。對此類靜態參數的最壞情況進行仿真和建模可能會取得成功。然而，不太確定的是芯片在其整個生命周期中的行為，因為可能會應用意外的激勵，軟件可能會更新，工作負載活動可能會超出設計的原始意圖。此外，隨著時間的推移，底層硅制造工藝將不斷發展，從而導致性能漂移。此外，測試設備的驗收標準也將發生變化。因此，可以肯定的是，我們可以說會有不確定性。隨著幾何尺寸的縮小、柵極密度的增加以及整體設計復雜性的無限增長，這種不確定性的幅度將會增加。

嵌入式傳感超越技術曲線

片內靜態測量和實時動態檢測提供了對“后硅片”設計的活動和行為的洞察。隨著我們接近3nm及以下的技術，對此類嵌入式儀器的依賴只會增加。這帶來了新的挑戰，因為傳感器技術必須跟上。除非高質量的監控和傳感仍然可用，否則升級到新的、更小的技術節點的功耗、性能、面積 （PPA） 優勢將會減少。模擬傳感器面臨的一個特殊挑戰是，其組成組件通常不會隨著幾何形狀的縮小而改善，這給設計人員帶來了“靜止不動”的局面。

先進的節點可行性取決于顯示器的發展曲線，因為先進的節點技術可以避免使用這種電路，這早已過去。那么，會發生什么呢？

硅評估和現場分析的機會

硅生命周期管理（SLM）為芯片內更分散、更精細、更有洞察力和更有意義的信息源提供了一個解決方案平臺，這些信息源可以在芯片的整個生命周期的各個階段使用。正確的決策以所提供的良好信息為指導。使用過程、電壓和溫度（PVT）監視器以及能夠提供實時設計裕量分析的新一代性能傳感器，將允許探索每個芯片的最佳功率、性能或可靠性標準。

現在是收集芯片和系統級產品生命周期階段（從制造、測試、封裝、部署到最終生命周期結束）的嵌入式見解的最有趣時機。在高性能計算 （HPC） 環境中，每平方毫米面積的功耗更高，這帶來了熱和配電挑戰。在汽車環境中，將相對不成熟的先進節點技術用于長壽命、高可靠性的應用，其中電路老化和退化尚未得到充分觀察。這些挑戰將持續存在，并且只會因堆疊芯片封裝安排（例如2.5D，3D和小芯片）而變得更加復雜。

產品的生命周期管理包括硅評估，以改善設計和制造流程，包括收集用于產品轉向的運營數據，將提供必要的工具，以超越視野并繼續為社會開發引人注目的產品。

審核編輯：郭婷