本文介紹了碳化硅（SiC）器件在高頻LLC諧振DC/DC轉(zhuǎn)換器中的應(yīng)用，該轉(zhuǎn)換器可用于總線轉(zhuǎn)換器、電動(dòng)汽車(chē)充電器、服務(wù)器電源和儲(chǔ)能。在高開(kāi)關(guān)頻率下，LLC變壓器的漏感可用作諧振電感，在50kHz和30.500kW/6V輸出時(shí)，體積和重量減少6%，磁性元件的功率損耗降低400%。實(shí)驗(yàn)結(jié)果表明，SiC功率器件比硅基功率器件具有卓越的性能，在98 V/5 A輸出的轉(zhuǎn)換器中，500 kHz時(shí)的峰值轉(zhuǎn)換器效率接近400.16%。

介紹

高效率和高功率密度一直是開(kāi)關(guān)模式電源的持續(xù)需求[1]。寬帶隙（WBG）功率器件（如碳化硅（SiC）器件）的技術(shù)開(kāi)發(fā)和應(yīng)用使其成為各種應(yīng)用中傳統(tǒng)硅（Si）器件的有前途的替代品。由于其優(yōu)異的開(kāi)關(guān)速度和低開(kāi)關(guān)損耗以及導(dǎo)通電阻（RDS_ON）的低溫依賴性，可以實(shí)現(xiàn)更高的效率、更高的功率密度以及更高的魯棒性和可靠性[2-5]。這項(xiàng)工作將展示SiC MOSFET在6.6 kW DC/DC轉(zhuǎn)換器中在500 kHz至1.5 MHz下的性能。高頻操作的主要優(yōu)點(diǎn)是變壓器和EMI濾波器更小，變壓器中集成了諧振電感器，這進(jìn)一步減小了轉(zhuǎn)換器的尺寸。與傳統(tǒng)的 100 kHz – 200 kHz DC/DC 轉(zhuǎn)換器相比，以 500 kHz 運(yùn)行的電路的磁性部件體積和重量減少了 50%，LLC 轉(zhuǎn)換器（98V/5A 輸出）的峰值效率接近 400.16%。由于ZVS引起的串?dāng)_嚴(yán)重得多，SiC MOSFET即使在沒(méi)有負(fù)偏置驅(qū)動(dòng)電壓的情況下也能可靠運(yùn)行，從而降低了驅(qū)動(dòng)電路成本。本文將介紹高頻操作的實(shí)用設(shè)計(jì)指南，例如PCB布局，磁芯材料和氣隙選擇，繞組線尺寸和結(jié)構(gòu)，諧振電容器選擇等，以及測(cè)試結(jié)果。

圖1： 簡(jiǎn)化的LLC DC/DC諧振轉(zhuǎn)換器，帶用于輸出整流器的二極管。

高頻LLC直流/直流轉(zhuǎn)換器的仿真

使用LTspice進(jìn)行了仿真，以研究SiC MOSFET的性能以及影響轉(zhuǎn)換器效率的因素。無(wú)花果。圖1所示為全橋LLC DC/DC轉(zhuǎn)換器的簡(jiǎn)化原理圖。在 500 kHz 開(kāi)關(guān)頻率和磁化電感 Lm = 30 μH 時(shí)，四個(gè)初級(jí)開(kāi)關(guān)的模擬總功率損耗為 80.24 W（每個(gè)為 20.06 W），由于所有初級(jí)開(kāi)關(guān)的 ZVS 導(dǎo)通，輸出整流器二極管的總效率達(dá)到 98.11%。

較大的磁化電感Lm可以降低磁化電流，降低初級(jí)開(kāi)關(guān)的導(dǎo)通損耗;但是，Lm 的值還需要提供足夠的磁化電流，以使漏源電容完全放電，并確保主開(kāi)關(guān) ZVS 在死區(qū)時(shí)間內(nèi)導(dǎo)通。因此，Lm 應(yīng)滿足 （1） [6]。

其中，td是上下開(kāi)關(guān)的兩個(gè)柵極驅(qū)動(dòng)信號(hào)之間的死區(qū)時(shí)間，fs是開(kāi)關(guān)頻率，CTotal是總電容，包括初級(jí)開(kāi)關(guān)的漏源電容、PCB的寄生電容和次級(jí)側(cè)二極管的反射電容。對(duì)于給定的死區(qū)時(shí)間td，可以基于（1）優(yōu)化設(shè)計(jì)Lm，并且可以實(shí)現(xiàn)正常工作時(shí)的高效率。

設(shè)計(jì)注意事項(xiàng)

有限責(zé)任公司變壓器設(shè)計(jì)

使用（1）計(jì)算最大磁化電感后，高頻操作時(shí)需要仔細(xì)考慮磁芯材料，氣隙和導(dǎo)線尺寸，否則會(huì)導(dǎo)致極端的功率損耗，導(dǎo)致變壓器因過(guò)熱而意外故障。在適用于高頻的磁芯材料中，Acme 的 P61 因其低功率損耗和易于獲得的磁芯形狀而被選中，適用于開(kāi)關(guān)頻率范圍為 500 kHz 至 1MHz 的高功率應(yīng)用。PQ50/28內(nèi)核用于初始測(cè)試。初級(jí)繞組（φ0.05mm × 360 ×4）和次級(jí)繞組（φ0.05mm × 3400 × 32 TIW）均采用利茲線，每根繞組 9 圈。為了減少氣隙附近邊緣磁通量引起的銅損，使用了三個(gè)分布?xì)庀抖皇且粋€(gè)大氣隙，如圖所示。2.

印刷電路板布局

PCB 布局在 EMI、信號(hào)完整性以及電路效率和操作方面起著至關(guān)重要的作用，尤其是對(duì)于高頻 LLC 轉(zhuǎn)換器。無(wú)花果。圖3顯示了LLC轉(zhuǎn)換器的實(shí)驗(yàn)PCB（版本1和版本2）中存在的寄生電容。Ver. 1 PCB采用大面積銅區(qū)域完成，旨在減少PCB走線的功率損耗并消除電流環(huán)路的磁場(chǎng);然而，表I所示的大寄生電容是由于不同銅層之間的重疊面積大而產(chǎn)生的。Ver. 2 PCB的銅要小得多，走線重疊區(qū)域也小得多，因此寄生電容顯著降低。寄生電容是使用手持式LRC儀表在裸PCB上測(cè)量的（沒(méi)有填充任何部件）。在LLC電路中，開(kāi)關(guān)（CP1-CP4）、變壓器繞組（CP8-CP10）和初級(jí)側(cè)中點(diǎn)（CP11）上的大寄生電容將導(dǎo)致不希望的效率下降（如表0所示，測(cè)量出8.26%的壓降和1 W的功率損耗）。因此，需要在銅損降低和寄生效應(yīng)之間做出權(quán)衡。

表1 測(cè)得的寄生電容（單位：pF）和性能比較

圖2：具有漏感的薄型變壓器（PQ50/28 P61），用于諧振電感器：（a）具有分布式氣隙的磁芯，以及（b）實(shí)驗(yàn)變壓器原型。

圖3：PCB上的寄生電容。

實(shí)驗(yàn)結(jié)果

無(wú)花果。圖4顯示了使用TO-128-3封裝的SiC MOSFET（C3M0060065D，60 mΩ650 V）的初級(jí)開(kāi)關(guān)和用于輸出整流器的TO-247封裝的SiC二極管（C3D6A，10065 A/10 V）的原型圖片。由于高頻工作，諧振電感器使用主變壓器的漏感（650μH），無(wú)需外部電感器。基于 TI DSP 的控制卡 （TMDSCNCD220C） 用于生成開(kāi)環(huán)操作或閉環(huán)操作所需的柵極驅(qū)動(dòng)信號(hào)，以調(diào)節(jié)輸出電壓。輔助電源（Wolfspeed的CRD-1DD280049P）為控制電路和柵極驅(qū)動(dòng)器供電。

圖4：高頻LLC轉(zhuǎn)換器原型照片。

無(wú)花果。圖5顯示了400V/16A DC輸出的測(cè)量效率與開(kāi)關(guān)頻率的關(guān)系。最佳開(kāi)關(guān)頻率范圍為 500 kHz 至 650 kHz，效率不會(huì)大幅下降。隨著開(kāi)關(guān)頻率的增加，效率的降低主要是由于LLC變壓器[7] - [9]中頻率相關(guān)的銅損和鐵芯損耗以及PCB走線損耗的增加。柵極驅(qū)動(dòng)導(dǎo)致的測(cè)得功率損耗從2 kHz增加到2 MHz增加了500.1W，而每個(gè)MOSFET的功率損耗增加了3.5W（模擬從20.06 W增加到23.56 W）。無(wú)花果。圖6顯示了開(kāi)環(huán)操作中效率與輸出功率的關(guān)系圖。在半負(fù)載（~98 kW）下可實(shí)現(xiàn)約5.3%的峰值效率。無(wú)花果。圖7顯示了初級(jí)側(cè)上部開(kāi)關(guān)捕獲的柵極-源極和漏極-源極波形，以及550 kHz和400 V輸入下的初級(jí)側(cè)諧振電流波形。

還對(duì)初級(jí)側(cè)開(kāi)關(guān)的硅基功率器件（英飛凌的IPW60R70CFD7，57mΩ600V）進(jìn)行了比較測(cè)試。與硅基MOSFET相比，基于SiC的Wolfspeed器件C3M0060065D的導(dǎo)通電阻隨著結(jié)溫的升高而增加要小得多。無(wú)花果。圖8顯示了這兩個(gè)器件的導(dǎo)通電阻與溫度的關(guān)系圖。SiC 器件在 1°C 時(shí)的歸一化導(dǎo)通電阻為 3.150，而硅基器件的歸一化導(dǎo)通電阻為 2.3。無(wú)花果。圖9顯示了不同功率器件的效率與輸出功率的關(guān)系圖。硅基MOSFET在高功率下的效率降低了1%，并且由于導(dǎo)通電阻隨溫度而顯著增加，并且開(kāi)關(guān)損耗更高，因此在相同的散熱下進(jìn)入熱失控狀態(tài)。

圖5：效率與開(kāi)關(guān)頻率的關(guān)系圖

圖6：SiC器件的效率與輸出功率的關(guān)系圖。

圖7：在10 kHz下捕獲的柵源電壓[黃色跡線：100 V/格]、漏源電壓[綠色跡線：25 V/格]和初級(jí)電流[紅色跡線：500 A/格]的波形，時(shí)間標(biāo)度為500 ns/格。

圖8：隨著結(jié)溫的升高，歸一化導(dǎo)通電阻：紅色跡線 — 基于 Si 的器件，黑色跡線 — 基于 SiC 的跡線。

圖 9：550 kHz 和 390 V 輸入下硅基和碳化硅基 MOSFET 的效率與輸出功率的關(guān)系圖。

圖 10：捕獲的柵極-源極電壓 [黃色跡線：10 V/格]、漏源電壓 [綠色跡線：100 V/格] 和初級(jí)電流 [紅色跡線：25 A/格] 的波形，無(wú)負(fù)電壓，用于 500 kHz 時(shí)關(guān)斷 MOSFTE，時(shí)間標(biāo)度為 500 ns/div。

圖 11：帶負(fù)驅(qū)動(dòng)和不帶負(fù)驅(qū)動(dòng)時(shí)的效率與輸出功率的關(guān)系圖。

對(duì)于半橋或全橋電路中使用的MOSFET的關(guān)斷，通常建議使用負(fù)柵極驅(qū)動(dòng)電壓（C3M4D為-3V~-006065V），以防止快速開(kāi)關(guān)器件因高dv/dt引起的串?dāng)_而導(dǎo)致的錯(cuò)誤導(dǎo)通。然而，在LLC電路中，所有開(kāi)關(guān)都在零電壓下通過(guò)軟開(kāi)關(guān)導(dǎo)通，因此dv/dt要低得多，并且看不到嚴(yán)重的串?dāng)_。因此，可能不需要用于開(kāi)關(guān)關(guān)斷的負(fù)電壓來(lái)降低驅(qū)動(dòng)電路的復(fù)雜性和成本。無(wú)花果。圖10顯示了捕獲的波形，沒(méi)有柵極驅(qū)動(dòng)的負(fù)電壓。沒(méi)有觀察到異常的柵極驅(qū)動(dòng)信號(hào)，從圖中沒(méi)有看到明顯的效率差異。11.

結(jié)論

一款帶有碳化硅 MOSFET 和集成磁性元件的 LLC 諧振 DC/DC 轉(zhuǎn)換器已經(jīng)推出，并在 500 kHz – 1.5MHz 下進(jìn)行了全面測(cè)試。已經(jīng)發(fā)現(xiàn)，仔細(xì)的PCB布局和變壓器設(shè)計(jì)對(duì)于實(shí)現(xiàn)高轉(zhuǎn)換效率至關(guān)重要。峰值效率超過(guò)98%，功率密度為128 W/in3。測(cè)試效率數(shù)據(jù)以及捕獲的波形證明了碳化硅（SiC）MOSFET在比傳統(tǒng)硅基器件更高的頻率下工作的卓越性能。此外，測(cè)試表明，由于ZVS引起的串?dāng)_要小得多，因此SiC MOSFET即使在沒(méi)有負(fù)驅(qū)動(dòng)電壓的情況下也能可靠地運(yùn)行，以關(guān)閉諧振LLC拓?fù)渲械墓β势骷?，從而降低了?qū)動(dòng)復(fù)雜性和成本。這些寬帶隙器件為各種應(yīng)用中的高效率和高功率密度功率轉(zhuǎn)換提供了更大的機(jī)會(huì)。未來(lái)的工作將把平面磁性元件與表面貼裝功率器件相結(jié)合，以實(shí)現(xiàn)更高功率密度轉(zhuǎn)換器的設(shè)計(jì)。

審核編輯：郭婷