我是一名ASIC設計工程師，我遇到了很大困擾，幾乎都影響了我的生活，因為我頭發太多了，常常很難融入身邊的同事，沒有共同語言，顯得格格不入，老板也以為我不夠努力工作。

Hello大家好，今天給大家帶來的是一些IC相關的冷知識，也可以說是一些奇怪的知識。好，廢話不多說，我們開始吧。

什么是tape-out holiday？

對于ASIC設計前端工程師而言，流片前前端工程師代碼凍結后(freeze)后，有段時間下一個項目還沒有立即確定下來，所以這段時間基本沒什么工作，每天可以準點下班，周末雙休，上班踩點打卡，基本是被老板或主管默許的。當然也不排除項目之間無縫銜接的情況，甚至重疊著來，hh！

Uart的接收采樣率為什么是發送速率的16倍？

學過串口通信的朋友都知道這個設計，這個來源在最早要追溯到8086處理器芯片中，為了兼顧速度和穩定性，采樣倍數就采取了16倍。所以就一直流傳下來了。實際上最佳采樣位置為N/2處，N為樣點的個數，其實8倍，4倍，2倍都可以，只要保證在數據中間位置采樣都可以。當然頻率越高信號抗干擾能力就越強！

Intel PSG是啥？

中文為Intel可編程邏輯事業部（Programmable Solutions Group），前身就是我們熟知的Altera，當時我們老師教我們叫奧爾特啦，這家公司在2015年被Intel收購，成為了intel的一個部門，現在就叫做intel PSG，但是很多老工程師還習慣叫Altera，旗下的開發工具就是Quartus II，現在應該更新到20.0了吧，而我還用的是13.0。

7nm和28nm芯片設計對于ASIC前端設計工程師來說有什么區別？

基本沒區別，工藝的制程高端與否，對于前端工程師來說，感知并不強。而且因為工藝的提升，芯片的工作頻率可以做到更高，留給工程師設計的組合邏輯延遲余量可能還會更寬裕。可見工藝越高對單個模塊單純的RTL設計其實是更友好了。換句話說，工藝越高，對你的設計時序要求還越低。

什么是first chip manufacture？

傳統的芯片廠商引以為豪的就是first chip manufacture，可以理解為第一版量產，所以在IC設計工程上，通常是80%采用現有成熟的設計和IP方案，做20%的更新，萬物基于”二八定律“（除了第一版肯定是從無到有的全新。所以說芯片設計就是一種模式設計，從功能規則制定到最終流片及驗證，若完全遵循一整套業內公認的設計方法學，芯片必然能夠成功。）

什么是小黃鴨調試法？

傳說中有一個內力深厚的程序員，總是帶一個小黃鴨在身邊，每當遇到bug，他就掏出小黃鴨，耐心的向小黃鴨解釋每一行程序的作用，以激發靈感發現bug。在Verilog系統設計中，debug也可以嘗試類似的調試方法，強迫自己解釋每一行代碼的功能理清楚思路，bug自然會顯露出來。另外經常進行代碼和設計文檔的review也是新手有效的學習方法，能收到老手的建議和反饋，自己會發現不少筆誤、優化和改進的地方。

什么是sign off？

在ASIC設計中所提到的sign off，一般是有兩次，在代碼仿真完成、覆蓋率收集100%完成，后續代碼就不允許再進行修改，稱為第一次sign off，也有叫做freeze，即代碼凍結。等到芯片后端布局布線通過后，時序沒有問題，下一步就可以直接進入foundry也就是工藝廠進行流片了，這稱為第二次sign off。

什么是MPW？

MPW全稱為Muti Project Wafer意思是多項目晶圓，可以理解為拼多多的形式，大家一起拼單流片（不僅晶圓廠有專人負責這類業務，還有專業的中介公司，組織設計公司一起流片，前提是在同一種工藝下）。大家來分攤Mask的成本。而full mask就是土豪公司獨享的moment，流片主要是貴在Mask，也就是掩模板，這個東西的原材料不值錢，但制造它的機器特別貴，所以到手的Mask十分貴，所以就產生了這種新模式來幫一些小公司或學術機構分攤成本。Mask的貴，號稱幾片石英玻璃=魔都一套房，不是開玩笑的。

什么是cost down？

芯片產品中為了對應中低端市場，會對當前的旗艦產品進行cost down，也就是削減成本，比如CPU部分砍去兩個大核，基帶部分砍去一半的帶寬。往往會帶來芯片面積的降低，從而成本更低，面向中低端市場，來獲取更大的出貨量。所以cost down非常重要。

審核編輯 ：李倩