作者：Joseph Spencer and Gabino Alonso

在LTspice中設(shè)計(jì)電路時(shí)，您可能希望評(píng)估元件容差的影響。例如，運(yùn)算放大器電路中非理想電阻引入的增益誤差。本文介紹了一種方法，該方法可減少所需的模擬數(shù)量，從而加快獲得結(jié)果的時(shí)間。

改變參數(shù)

LTSpice 提供了幾種改變參數(shù)值的方法。其中一些是：

.步參數(shù);用戶定義變量的參數(shù)掃描

高斯（X）;來(lái)自高斯分布的隨機(jī)數(shù)，西格瑪為 x

平（x）;介于 -x 和 x 之間的隨機(jī)數(shù)，分布均勻

MC（x，y）;介于 x*（1+y） 和 x*（1-y） 之間的隨機(jī)數(shù)，分布均勻。

這些函數(shù)非常有用，特別是當(dāng)我們想從分布的角度查看結(jié)果時(shí)。但是，如果我們只想查看最壞的情況，它們可能不是獲得結(jié)果的最快方法。例如，使用gauss（x），flat（x）和mc（x，y）將需要模擬運(yùn)行統(tǒng)計(jì)上顯著的次數(shù)。從那里，可以查看分布，并根據(jù)標(biāo)準(zhǔn)差計(jì)算最壞情況值。但是，對(duì)于最壞情況分析，我們不希望使用分布方法，而是在計(jì)算中使用與每個(gè)分量標(biāo)稱值的最大偏差。

運(yùn)行最小模擬

假設(shè)我們想看看容差為1%的R1 = 22.5kΩ電阻的最壞情況影響。在這種情況下，我們實(shí)際上只想運(yùn)行R1 = 22.5kΩ * （1 - 0.01）和22.5kΩ * （1 + 0.01）的仿真。使用理想的22.5kΩ電阻進(jìn)行第三次運(yùn)行也很方便。

.step param R1 列表 22.5k*（1-.01） 22.5k*（1+.01） 22.5k

如果我們只是改變一個(gè)電阻值，“.step 參數(shù)”方法將非常有效。但是，如果我們擁有更多呢？經(jīng)典差動(dòng)放大器有4個(gè)電阻。

圖1.差動(dòng)放大器配置 （來(lái)自 LT1997-3 的產(chǎn)品手冊(cè)）

如果要設(shè)計(jì)分立差動(dòng)放大器，每個(gè)差動(dòng)放大器都有一定的容差（例如1%或5%）。

例如，讓我們以 LT1997-3 數(shù)據(jù)手冊(cè)中所示的首頁(yè)應(yīng)用為例，并在 LTspice 中采用一個(gè)分立式 LT6015 運(yùn)放和一些非理想電阻器來(lái)實(shí)現(xiàn)該應(yīng)用。

圖2.LT1997-3 首頁(yè)應(yīng)用示例

圖3.LT6015 具有非理想電阻器的差動(dòng)放大器

請(qǐng)注意，電阻R1、R2、R3和R4的值被函數(shù)調(diào)用wc（標(biāo)稱值、容差、指數(shù)）所取代，該函數(shù)在仿真中由 .函數(shù)聲明：

.func wc（nom，tol，index） if（run==numruns，nom，if（binary（run，index），nom*（1+tol），nom*（1-tol）））

此函數(shù)與下面的二進(jìn)制（run，index）函數(shù)結(jié)合使用，在最大值和最小值之間改變每個(gè)組件的參數(shù)，并在最后一次運(yùn)行中改變標(biāo)稱值。

.func binary（run，index） floor（run/（2**index））-2*floor（run/（2**（index+1）））

二進(jìn)制函數(shù)在模擬中切換每個(gè)索引組合，以便模擬 nom*（1+tol） 和 nom*（1-tol） 的所有可能組合。請(qǐng)注意，組件索引應(yīng)以 0 開頭。下表突出顯示了 binary（） 函數(shù)的操作以及每個(gè)索引和運(yùn)行的結(jié)果，其中 1 表示 nom*（1+tol），0 表示 nom*（1-tol）。

運(yùn)行次數(shù)確定買入2N+1，其中 N 等于索引組件的數(shù)量，以涵蓋器件的所有最大和最小組合加上標(biāo)稱值。在我們的例子中，我們需要運(yùn)行 17 個(gè)模擬，我們可以使用 .step 命令和 .param 語(yǔ)句來(lái)定義它：

.step param run 0 16 1
.param numruns=16

最后，我們需要通過(guò) 定義用于仿真的 tola 和 tob。參數(shù)語(yǔ)句：

.param tola=.01 .param tolb=.05

您可以在幫助 （F1） 和 . 參數(shù)部分詳細(xì)介紹了 if（x，y，z） 和 floor（x） 函數(shù)。

正在繪制 .分步結(jié)果

如果運(yùn)行瞬態(tài)分析模擬，請(qǐng)參閱 WorstCase_LT6015.asc 文件，我們可以觀察我們的結(jié)果。對(duì)于250mA測(cè)試電流，我們預(yù)計(jì)Vout網(wǎng)絡(luò)將穩(wěn)定至250mV。但是現(xiàn)在有了我們的wc（）函數(shù)，我們得到了從235mV到265mV的擴(kuò)展。

圖4.差動(dòng)放大器瞬態(tài)分析

正在繪制 .踩踏 .測(cè)量聲明

此時(shí)，我們可以放大并查看峰值到峰值的傳播。但是，讓我們從另一個(gè)LTspice博客中吸取教訓(xùn)：

繪制參數(shù)與時(shí)間以外的其他因素（例如電阻）

本博客介紹了如何多次運(yùn)行模擬，以及如何針對(duì)時(shí)間以外的其他內(nèi)容繪制參數(shù)。在本例中，我們要繪制 V（out） 與模擬運(yùn)行指數(shù)。請(qǐng)參閱 WorstCase_LT6015_meas.asc 文件。

在此模擬中，我們添加了一個(gè) .MEAS語(yǔ)句來(lái)計(jì)算輸出的平均電壓。

.meas VoutAvg avg v（out）

要繪制 V（out） 與運(yùn)行參數(shù)，我們可以查看 SPICE 錯(cuò)誤日志 （Ctrl-L），右鍵單擊并選擇繪制 .step'ed .meas 數(shù)據(jù)。

圖5.香料錯(cuò)誤日志接口

我們的 .step'ed 的繪圖結(jié)果 .測(cè)量數(shù)據(jù)。

圖6.輸出電壓與仿真運(yùn)行的關(guān)系

跟蹤告訴我們，結(jié)果從最大最差情況265mV（運(yùn)行9）到最小最差情況235mV（運(yùn)行6）或大約±6%誤差不等。這很直觀，因?yàn)樵谶@個(gè)例子中，我們同時(shí)使用了1%和5%的電阻。最后一次運(yùn)行（16）顯示了理想結(jié)果（250mV），這是理想的電阻。回想一下LTspice繪制的結(jié)果。MEAS 語(yǔ)句作為分段線性圖。

處理此特定電路的另一種更快方法是使用 .運(yùn)算仿真（而不是 .trans）來(lái)執(zhí)行直流工作點(diǎn)解決方案，該解決方案將繪制我們的步進(jìn)結(jié)果。直接測(cè)量數(shù)據(jù)。

匹配電阻的值

在設(shè)計(jì)差動(dòng)放大器時(shí)，不僅需要合適的運(yùn)算放大器，而且電阻的匹配同樣重要。以下參考文獻(xiàn)很好地詳細(xì)解釋了這個(gè)主題（和相關(guān)數(shù)學(xué)）：

LT5400 （四通道匹配電阻器網(wǎng)絡(luò)） 數(shù)據(jù)表

設(shè)計(jì)說(shuō)明 DN1023

設(shè)計(jì)說(shuō)明 DN502

但是，如果沒有適當(dāng)匹配的電阻，則無(wú)法實(shí)現(xiàn)良好的共模抑制比（CMRR）或增益誤差。

凌力爾特現(xiàn)為ADI公司的一部分，擁有許多精密放大器產(chǎn)品，其中還包括匹配電阻。最近發(fā)布的一個(gè)示例是 LT1997-3 - 精準(zhǔn)、寬電壓范圍增益可選放大器。兩個(gè)關(guān)鍵規(guī)格是：

91dB 最小直流共模抑制比（增益 = 1）

0.006% （60ppm） 最大增益誤差（增益 = 1）

這些規(guī)格確實(shí)非常出色。根據(jù) DN1023，僅由 1% 電阻（使用理想運(yùn)算放大器）引起的 CMRR 會(huì)將 CMRR 限制在 34dB。當(dāng)然，增益誤差比LT1997-3所實(shí)現(xiàn)的誤差差幾個(gè)數(shù)量級(jí)。

總結(jié)

使用上述方法，可以在幾個(gè)參數(shù)的最小值/最大值下運(yùn)行簡(jiǎn)單的最壞情況分析。在本例中，我們研究了經(jīng)典差動(dòng)放大器中電阻容差的影響，并說(shuō)明了LT1997-3中匹配電阻的值。

審核編輯：郭婷