11月10日，2022國(guó)際集成電路展覽會(huì)暨研討會(huì)（IIC Shenzhen）在深圳隆重舉行。芯華章以系統(tǒng)級(jí)驗(yàn)證EDA領(lǐng)域出色的產(chǎn)品力及技術(shù)創(chuàng)新表現(xiàn)，一舉斬獲“全球電子成就獎(jiǎng)”雙料大獎(jiǎng)——芯華章董事長(zhǎng)兼CEO王禮賓榮膺“年度創(chuàng)新人物”，統(tǒng)一底層技術(shù)框架的智V驗(yàn)證平臺(tái)獲頒“年度EDA產(chǎn)品獎(jiǎng)”。

當(dāng)前集成電路設(shè)計(jì)日益復(fù)雜，系統(tǒng)級(jí)、場(chǎng)景級(jí)驗(yàn)證需求不斷增加，創(chuàng)新成本及設(shè)計(jì)周期壓力驟增，產(chǎn)業(yè)日益呼喚更加敏捷高效的驗(yàn)證服務(wù)。在這樣的背景下，EDA也不僅僅局限在滿(mǎn)足功能驗(yàn)證需求，而是更多參與到設(shè)計(jì)、架構(gòu)、軟硬協(xié)同、功耗等方方面面的優(yōu)化探索中，在系統(tǒng)級(jí)創(chuàng)新及芯片敏捷開(kāi)發(fā)中扮演更重要的角色。 為適應(yīng)敏捷開(kāi)發(fā)及智能化的系統(tǒng)級(jí)驗(yàn)證需求，芯華章打造了統(tǒng)一底層架構(gòu)的智V驗(yàn)證平臺(tái)，通過(guò)創(chuàng)新融合的技術(shù)底座和協(xié)同的驗(yàn)證工具，為產(chǎn)業(yè)用戶(hù)提供敏捷高效的客制化驗(yàn)證方案，賦能從系統(tǒng)級(jí)到電路實(shí)現(xiàn)級(jí)的全流程驗(yàn)證工具。 基于融合、統(tǒng)一的底層技術(shù)平臺(tái)，芯華章已經(jīng)發(fā)布了5款自研數(shù)字驗(yàn)證工具，基本建立了完整的數(shù)字驗(yàn)證全流程服務(wù)，大大提高了驗(yàn)證效率與方案的易用性，并獲得數(shù)十家產(chǎn)業(yè)一線(xiàn)用戶(hù)實(shí)際項(xiàng)目部署應(yīng)用。 在同期舉辦的全球CEO峰會(huì)上，芯華章首席市場(chǎng)戰(zhàn)略官謝仲輝應(yīng)邀并發(fā)表主題演講，他表示：

面對(duì)系統(tǒng)級(jí)芯片開(kāi)發(fā)挑戰(zhàn)，我們需要從軟件、硬件到調(diào)試的整體解決方案，當(dāng)前隨著設(shè)計(jì)的復(fù)雜度不斷提高，驗(yàn)證成為開(kāi)發(fā)流程中的瓶頸。要想敏捷開(kāi)發(fā)，必須要有敏捷驗(yàn)證的支撐，需要能夠以低成本在各個(gè)芯片驗(yàn)證與測(cè)試環(huán)境中，進(jìn)行自動(dòng)化和智能化的快速迭代，并提早進(jìn)行系統(tǒng)級(jí)驗(yàn)證，透過(guò)統(tǒng)一的數(shù)據(jù)庫(kù)和高效的調(diào)試分析，進(jìn)行驗(yàn)證與測(cè)試目標(biāo)的高效收斂。

芯華章提出的敏捷驗(yàn)證，能夠貫穿從驗(yàn)證到測(cè)試的完整閉環(huán)，從而加速系統(tǒng)設(shè)計(jì)與架構(gòu)創(chuàng)新，從整體上降低芯片開(kāi)發(fā)的成本、風(fēng)險(xiǎn)和難度，受到了到場(chǎng)的國(guó)際和國(guó)內(nèi)半導(dǎo)體廠(chǎng)商、芯片開(kāi)發(fā)專(zhuān)家的高度認(rèn)可。

載譽(yù)前行，未來(lái)芯華章將繼續(xù)緊密?chē)@產(chǎn)業(yè)需求，夯實(shí)創(chuàng)新基礎(chǔ)能力，以持續(xù)輸出的前沿技術(shù)與客制化產(chǎn)品，推動(dòng)數(shù)字EDA驗(yàn)證關(guān)鍵領(lǐng)域的核心技術(shù)突破，為系統(tǒng)級(jí)數(shù)字創(chuàng)新打造可靠的技術(shù)保障基石。

審核編輯 ：李倩