電子發(fā)燒友網(wǎng)報道（文/周凱揚）隨著摩爾定律逐漸放緩，芯片性能的提升已經(jīng)越來越慢了，這一點大家從7nm到4nm的產(chǎn)品就可以看出，晶體管密度增加帶來的性能升級開始出現(xiàn)了瓶頸。廠商們?yōu)榱死^續(xù)推陳出新，在近年來想出了不少新的方案，例如3D封裝、異構(gòu)集成，甚至是繼續(xù)增大芯片面積等等。而如今光子集成芯片，尤其是光子集成計算芯片的興起又帶來了新的契機(jī)。

Lightmatter

目前鉆研光子集成電路的初創(chuàng)企業(yè)并不少，但他們的光子計算核心原理基本相同，打造一個用于通用矩陣乘法運算（GEMM）的光子矩陣，再集成DAC、ADC、跨阻放大器（TIA）和光電探測器（PD）等其他模擬和光電器件，來替代目前深度學(xué)習(xí)和科學(xué)計算任務(wù)中的其他ASIC硬件。

Lightmatter在集成度上已經(jīng)做到了很高的水平，甚至推出了8“x8”的晶圓級光子芯片。Lightmatter給出的性能指標(biāo)也相當(dāng)夸張，配有4個Envise光子芯片的服務(wù)器里，同時運行BERT機(jī)器學(xué)習(xí)模型，Envise服務(wù)器能實現(xiàn)比英偉達(dá)DGX-A100高三倍的推理性能和7倍以上的能效比。

Lightmatter在技術(shù)博客中介紹了其原理。高速DAC負(fù)責(zé)將多位數(shù)字信號轉(zhuǎn)換成多電平模擬信號，再通過光調(diào)制器轉(zhuǎn)換為光矢量輸入。通過光子矩陣的計算后，輸出光矢量經(jīng)過光電探測器、跨阻放大器和ADC，重新回歸數(shù)字信號。

Lightmatter強(qiáng)調(diào)高分辨率的DAC功率較大而且會占用較大的芯片面積，所以它們選擇了中分辨率的DAC來保證性能。而且為了滿足TIA在高動態(tài)范圍和大帶寬上的要求，反饋電阻不能特別大，TIA之后也要加一個額外的電壓放大器。

曦智科技

去年年底，與Lightmatter可以稱為“同門師兄弟”的曦智科技也發(fā)布了旗下首個產(chǎn)品，高性能光子計算處理器PACE。在PACE中，單個光子芯片集成了超了一萬個光子器件，時鐘速度達(dá)到1GHz。根據(jù)曦智科技的說法，PACE在運行特定循環(huán)神經(jīng)網(wǎng)絡(luò)時，速度可以達(dá)到高端GPU的數(shù)百倍。

PACE包含了一個64x64的光學(xué)矩陣，由集成硅光芯片和CMOS芯片3D堆疊而成，從Cadence發(fā)布的視頻來看，曦智科技的3D封裝應(yīng)該是基于Cadence的Integrity 3D-IC和Innovus平臺打造與設(shè)計的。

曦智科技強(qiáng)調(diào)，靠光子矩陣的光子計算和光子互聯(lián)，不僅可以實現(xiàn)更強(qiáng)大的并行能力和更低的延遲，能效上也與電子IC相當(dāng)，工藝要求卻不高。所以對于數(shù)據(jù)中心等場景來說，是一個替代GPU的低成本高性能方案。

大規(guī)模光子集成芯片專項

從以上兩家公司的成果可以看出，對于光子集成電路來說，最重要的一個是計算，另一個是互聯(lián)，前者保證了性能，后者保證了擴(kuò)展性和延遲。要攻克這些目標(biāo)無疑需要更大的投入和研究，隨著國外光子集成的研究已經(jīng)起步，我國也早已認(rèn)識到這一點，并在2016年啟動了“大規(guī)模光子集成”芯片這一中科院戰(zhàn)略性先導(dǎo)科技專項。

該專項分為三個目標(biāo)，短期目標(biāo)是在5年內(nèi)，先解決目前集成電路面臨的訪存墻和I/O墻問題，互聯(lián)交換帶寬要達(dá)到3.2Tbps；中期目標(biāo)則是利用大規(guī)模并行架構(gòu)的光電混合計算芯片實現(xiàn)5萬億次矩陣乘加計算的處理能力，并以此開發(fā)深度學(xué)習(xí)計算機(jī)；長期目標(biāo)則是面向未來的量子計算，推出超大規(guī)模的片上網(wǎng)絡(luò)，在特定算法上性能徹底超過電子計算。

很明顯，這樣一個專項任務(wù)是一個復(fù)雜的工程，所以也分配給了半導(dǎo)體所、上海微系統(tǒng)與信息技術(shù)所、西安光學(xué)精密機(jī)械所以及計算技術(shù)所來合作完成。而該專項現(xiàn)階段的結(jié)果已經(jīng)達(dá)到了國際領(lǐng)先的集成規(guī)模，實現(xiàn)了單片集成15408個基礎(chǔ)元件的16x16光學(xué)交叉矩陣芯片。

結(jié)語

除了光子集成芯片在設(shè)計上的創(chuàng)新攻關(guān)外，要想實現(xiàn)大規(guī)模集成，制備加工其實同樣關(guān)鍵。目前雖然一些光通信和傳感設(shè)備上的光子集成芯片已經(jīng)借著成熟的CMOS工藝量產(chǎn)，但如何能在磷化銦或硅光器件上更進(jìn)一步，將大規(guī)模的光子集成芯片制造和量產(chǎn)的成本與難度降低，或許才是這些光子集成芯片公司在供應(yīng)鏈上最該關(guān)注的問題。