臺積電在北美技術(shù)論壇上公布未來先進(jìn)制程路線圖,推出首次采用GAAFET全環(huán)繞柵極晶體管技術(shù)的下一代先進(jìn)工藝制程2nm芯片,預(yù)計將于2025年量產(chǎn),而臺積電3nm芯片將于2022年內(nèi)量產(chǎn)。
臺積電3nm技術(shù)節(jié)點(diǎn)與5nm芯片相比,功耗降低34%,性能提升18%,邏輯晶體管密度提高1.6倍。2nm技術(shù)節(jié)點(diǎn)與3nm芯片相比,性能速度提升10%-15%,功耗降低25%-30%,采用納米片晶體管架構(gòu)。
臺積電除了在2025年量產(chǎn)2nm芯片外,還將在2024引入ASML最新一代LHigh-NA EUV光刻機(jī),2025年就會開始用來制造2nm工藝芯片。
綜合整理自鈦媒體App、Tech情報局
審核編輯:湯梓紅
-
芯片
+關(guān)注
關(guān)注
456文章
50892瀏覽量
424315 -
臺積電
+關(guān)注
關(guān)注
44文章
5647瀏覽量
166619 -
3nm
+關(guān)注
關(guān)注
3文章
231瀏覽量
13991 -
2nm
+關(guān)注
關(guān)注
1文章
206瀏覽量
4524
發(fā)布評論請先 登錄
相關(guān)推薦
評論